グラフィックス・システムはCADをはじめとする様々な分野において利用されている。そのようなグラフィックス・システムへの要求には主に次の2つがある。一つは複雑な幾何モデルの3次元陰影つき画像をリアルタイム速度(1秒間に30フレーム程度)で生成できることである。これには膨大な計算能力が必要となるため、多数のプロセッサを並列動作させることが必須となるが、その際に鍵となるのがシステム・アーキテクチャのスケーラビリティであり、この性質がなければ上で述べた要求を満たすことは不可能である。グラフィックス・システムに対するもう一つの要求は柔軟性、すなわち広い範囲の画像生成法に対応できることである。本論文では、この2つの要求を満たすグラフィックス用並列計算機のアーキテクチャについて述べ、更にその上での効率的なポリゴン描画法について議論する。

　提案する並列アーキテクチャはMIMD型の疎結合マルチプロセッサに基づいている(図1)。マルチプロセッサに基づいたグラフィックス・システムについては既に多数の報告例があるが、我々の計算機は無競合複数ポートフレームバッファ(CFMFB)と呼ばれる新しいフレームバッファ系を持っているという点で、従来のものと異なる。CFMFBでは、各プロセッサ毎に用意された局所フレームバッファの画像が合成されてCRTに出力される構造を持っているため、すべてのプロセッサは画面のどの領域でも競合なく書き込むことができる。さらに、CFMFBはスケーラビリティの点で優れており、プロセッサ数を任意に増やすことができる。

図1:VC-1のアーキテクチャ

　CFMFBの構造は次の通りである。各プロセッサ毎に独立して存在する局所フレームバッファ(LFB)、それらにつながるパイプライン画像合成器(PIM)、そしてシステムに1つだけ存在する大域フレームバッファ(GFB)から構成されている。LFBは対応するプロセッサの出力した画素値(色情報やZバッファ法によって画像生成する際に使用される深さ情報など)を保持する。LFBでは画像メモリを節約するために、仮想記憶におけるデマンドページングに類似した機構を使用し、フレームバッファヘのアクセスのあった部分だけに画像メモリを割り付けている。LFBの内容はPIMによってリアルタイムに合成されてGFBに転送される。GFBは全画面の画素値を保持し、画像合成速度とCRTスキャン速度の差の吸収する働きを持つ。

　次に、上に述べたアーキテクチャ上で動作するポリゴン描画の並列アルゴリズムについて述べる。本手法は、モデルを構成するポリゴンの集合を互いに素な部分集合に分割して各プロセッサに割り付けるポリゴン並列型のタスク分割を採用している。

　描画手順の概要は以下の通りである。まず、ポリゴン形状情報などを含む物体データベースがホストコンピュータから各プロセッサの局所メモリにロードされる。次に、ホストコンピュータの開始指示により、各プロセッサは担当ポリゴンを順にZバッファ法を用いて局所フレームバッファに対して描画する。各プロセッサは他のプロセッサとの通信を全くせずに描画処理を進めることができる。すべてのプロセッサの描画完了するのを待って、1フレームの描画が終了する。連続するフレームの生成では、フレーム描画間に物体データベースの変化分だけをホストコンピュータから送ることによって通信の削減を図る。

　本手法では、並列化効率を上げるためにさらに2つの技法を導入している。1つは、ポリゴンの画面上での面積の予測値によってラスタ化の並列化方法を適応的に選択する適応並列ラスタ化である。これは、大きなポリゴンの場合に限り画素並列型の並列処理を行なうことによって、負荷の不均衡や局所フレームバッファにおける画像メモリ不足を防止する。もう1つは動的クラスタ再配分と呼ばれ、描画中の負荷の変動に応じて、動的にポリゴンのマッピングを変更するものである。一般的な動的負荷分散法は多数提案されているが、ここではこの問題に適した新しい分散制御型の動的負荷分散法を提案している。

　上に述べた並列アーキテクチャ及び並列ポリゴン描画アルゴリズムの有効性の実証をするために、16台のプロセッサとCFMFBからなる実験機VC-1を作成した。VC-1は汎用プロセッサを使用し、特定の描画アルゴリズムに依存したハードウェアを持たないため、柔軟性に優れている。実験の結果、16台までの線形な性能向上を確認するともに、局所フレームバッファでデマンドページングを行うことによって画像メモリの容量を全画面の1/8にまで減らせることを確認した。また適応並列ラスタ化は、最大15%の性能改善をもたらすことが実証された。

　さらに、VC-1を用いて256台のプロセッサシステムまでの描画性能予測を行った。その結果、256個のプロセッサシステムにおいても、ほぼプロセッサ数に比例する速度向上が見られ、汎用プロセッサだけを用いて従来に比べ格段に高速なグラフィックス・マシンが実現できることが示された。

　本論文はコンピュータグラフィックスにおける画像生成法の1つであるポリゴンレンダリングのための並列アーキテクチャの設計と実現について論じている。近年、CAD等の複雑かつ大規模な応用分野においては、システム性能をプロセッサ数に対して線形に向上させることができる画像合成型アーキテクチャが注目されている。しかし、画像合成型アーキテクチャには画像メモリの容量が膨大であるという問題点があり、従来はこの問題を解決する手段として、画面の一領域だけに画像メモリを限定する方法が採られていた。しかし、この方法では負荷分散が困難になるという新たな問題を生じていた。これに対して、論文提出者は画像メモリを仮想化するという手法によってこれらの問題を解決し、画像合成型アーキテクチャを現実的なものとした。

　本論文は6章と結論からなり、第1章では研究の動機、論文による貢献の概要、及び論文の構成についてが述べられている。第2章は研究の背景について解説しており、ポリゴンレンダリングのための並列アーキテクチャ特に画像合成型アーキテクチャについて、その関連文献を十分に網羅している。

　第3章では無競合複数ポートフレームバッファについて述べられている。無競合複数ポートフレームバッファは各プロセッサ毎に独立して存在する局所フレームバッファ、それらにつながるパイプライン画像合成器、そしてシステムに1つだけ存在する大域フレームバッファから構成されている。局所フレームバッファでは画像メモリを節約するためにデマンドページングによる仮想化を行い、フレームバッファへのアクセスのあった部分だけに画像メモリを割り付けている。このような仮想化を行ったフレームバッファシステム構成は過去に例がなく独創的なものであると同時に、フレームバッファに対するアクセスの性質をうまく利用した巧妙な発案であると言える。

　第4章では画像合成型アーキテクチャ及び無競合複数ポートフレームバッファの双方を検証する目的で製作されたグラフィックス計算機VC-1について述べられている。VC-1は無競合複数ポートフレームバッファを備えた16台のプロセッサによる疎結合型マルチプロセッサであり、試作機としては十分な安定度をもって稼働している。16台以上のプロセッサによる画像合成型グラフィックス計算機は稼働に成功したという報告例が過去に無く、この実現は第3章における提案と並んで本論文の大きな貢献の1つであると認められる。

　第5章においては上に述べたアーキテクチャ上で動作するポリゴン描画の並列アルゴリズムについて記述されている。その手法は、モデルを構成するポリゴンの集合を互いに素な部分集合に分割して各プロセッサに割り付けるポリゴン並列型のタスク分割を採用している。そして並列化効率を上げるために2つの技法を導入している。1つは、ポリゴンの画面上での面積の予測値によってラスタ化の並列化方法を適応的に選択する適応並列ラスタ化である。もう1つは動的クラスタ再配分と呼ばれ、描画中の負荷の変動に応じて、動的にポリゴンの割り付けを変更するものである。第5章において特筆すべきものは適応並列ラスタ化であり、独創性を持つとともに、無競合複数ポートフレームバッファを実装する上で必要不可欠な重要な技法であると言える。

　第6章ではVC-1の実性能及び、256台プロセッサシステムまで拡張した場合の性能予測値が示されている。それによって、256台までの線形な性能向上を確認するとともに、局所フレームバッファでデマンドページングを行うことによって16台プロセッサの場合画像メモリの容量を全画面の1/8にまで減らせることを実証している。また、適応並列ラスタ化は最大15%の性能改善をもたらすことが示されている。これらの実験結果は、無競合複数ポートフレームバッファの有効性を主張するために十分であると判断する。また、画像メモリ削減のための既存の手法との比較実験も行われており、それに対する優位性も十分に確認されていると考えられる。

　審査担当者は,以上のような理由により,本論文は博士(理学)の学位論文として充分な内容を持つものであると一致して判定した。なお、本論文は國井利泰氏及び向井良氏との共同研究であるが、論文提出者が主体となって考案、実装及び検証を行ったもので、論文提出者の寄与が十分であると判断する。