シリコン(Si)/シリコンゲルマニウム(SiGe)混晶歪みヘテロ構造は,高度に発達したシリコンデバイスにバンドエンジニアリングという概念を導入可能とするもので,変調ドーピングや歪みの効果による移動度の大幅な上昇が見込まれており,LSI用の高速電界効果トランジスタへの応用が期待されている。しかしその電気伝導現象,とくに移動度の上限を決めるキャリアの散乱過程に関しては,系統的な考察がほとんどなされていないのが現状である。

　本研究は,このSi/SiGeヘテロ構造において移動度を決める散乱過程を明らかにし,高性能IV族半導体素子を実現するための指針を得ることを目的として行った。

　ヘテロ構造は固体ソースまたはガスソースMBE法で作製し,主として低温における電気的特性を調べた。その結果,キャリアの散乱要因に関して以下のような知見を得た。

　まず,SiGe/Si/SiGe量子井戸構造(図1)を用いて引っ張り歪みを受けたSiチャンネル中の電子の移動度を調べ,チャンネルが電子の波動関数の広がりよりも十分厚い時は遮蔽されたクーロン散乱が移動度を支配することを見出し(図2),キャリア供給層のイオン化不純物の寄与と意図せずに取り込まれたイオン化不純物の寄与を分離した。一方,チャンネルが電子の波動関数の広がりよりも狭い時は,界面ラフネス散乱が強く効くことを明らかにし(図3),ラフネスの大きさと面内の相関長を実験的に求めた。さらに極端に狭い場合は電子は局在し,バリアブルレンジホッピング伝導が起きることを見出した(同図)。以上の知見をもとに構造の最適化を行い,0.4Kで3.6×10⁵cm²/Vsという高い移動度を達成し,さらに低温強磁場下でシュブニコフ-ド・ハース振動とそれに対応した量子ホール効果を観察した。

　次に,Si/SiGe/Si量子井戸構造(図4)を用いて圧縮歪みを受けたSiGeチャンネル中の正孔の移動度を調べ,混晶散乱の増大がGe混晶比の増加による正孔の2次元性の増加,有効質量の減少などの効果を上回り,移動度はGe混晶比とともに低下することを明らかにした(図5)。また上記SiGe/Si/SiGe量子井戸構造中の電子と同様に,チャンネルが正孔の波動関数の広がりより薄い場合には,界面による散乱のために移動度が低下すること(図6),逆にチャンネルが厚い場合は,臨界膜厚を超えて歪みが緩和しても,貫通転位が少なく結晶性の悪化がなければ移動度には影響しないこと(同図)を示した。さらに熱処理による電気的特性の変化を調べ,700〜800℃程度の熱処理では熱平衡時の臨界膜厚の3倍以上の厚さを持つ膜であってもミスフィット転位は発生せず,逆に結晶性の改善によって移動度が60%程度上昇することを見出した。

図1引っ張り歪みのかかったSi中の電子の伝導現象を調べる実験に用いた,Si_0.8Ge_0.2/Si/Si_0.8Ge_0.2構造。歪みSi層が電子に対する井戸となる。片方のSi_0.8Ge_0.2バリアにSbを用いてn型の変調ドーピングを行なった。

図2厚さが200Åである歪みSi中の電子の移動度の,電子濃度依存性。移動度は電子濃度とともに増加する。またSiチャンネルからドープ層までの距離を200Åから600Åまで変化させ,電子濃度が同じならば,この距離とともに移動度が高くなることを見出した。これらは移動度制限要因が遮蔽されたクーロン散乱であることを示している。

図3歪みSiの電子移動度の,Siチャンネル厚さ依存性。電子濃度は1.5×10¹¹cm^-2。厚さが約50Å以下での急激な低下は,界面ラフネス散乱の寄与を示している。厚さが30Å以下のときは電子は局在し,2次元的なバリアプルレンジホッピング伝導が観察された。

図4圧縮歪みのかかったSiGe混晶中の正孔の伝導現象を調べる実験に用いたSi/SiGe/Si構造。歪みSiGe層が正孔に対する井戸となる。片方のSiバリアにBを用いてp型の変調ドーピングを行なった。

図5200Åの厚さをもつ歪みSiGe混晶の,正孔移動度のGe組成依存性。正孔濃度は1×10¹¹cm^-2。混晶散乱の効果が強く,移動度は組成0.3付近で最低となる。最低移動度を示す組成が0.5より小さいのは,組成とともに有効質量が軽くなるためであると考えられる。

図6歪みSi_0.65Ge_0.35混晶の正孔移動度のチャンネル厚さ依存性。100Å以下での低下のしかたは図3のSi/n-Si_0.8Ge_0.2変調ドープ系の場合に似ており,界面固有の散乱によるものであると推定される。また厚さが400Åを超えると転位が発生して緩和が起きるが,膜厚が比較的薄く転位の数が少ない領域では,移動度への影響は小さい。

　本論文は,「シリコンゲルマニウム歪みヘテロ構造における電気伝導の研究」と題し、シリコン及びシリコンゲルマニウム混晶半導体の歪みを含有するヘテロ構造における電気伝導現象をまとめたもので,5章からなっている。結論としては,本研究がシリコンを中心物質とするヘテロ構造半導体中の電気伝導現象に新しい知見を与え,シリコンを中心に展開されているLSIの高速化,高性能化の研究に寄与するであろうと述べている。

　第1章は序論であり,本研究の背景,目的について述べている。とくにシリコンのみでLSIを構成した際に生じる種々の問題と,それがシリコンゲルマニウム歪みヘテロ構造半導体を導入すればどのように解決するかについて詳述している。

　第2章では,実験の詳細に関して述べられている。歪みヘテロ構造のMBE法による作製,電気的評価用チップの作製と評価の方法,その他の評価方法に関して述べられている。

　第3章は「引っ張り歪みを受けたシリコン中の電子の散乱過程」と題し,歪みのないシリコンゲルマニウム混晶上にエピタキシャル成長して引張り歪みのかかったシリコンにおける電子の散乱過程について述べている。この系ではその表面に多くの凹凸が存在し,それが散乱中心となることが予測されていたが,まずこれをチャネルとなるシリコン層の厚みを変えることで実験的に調べ,厚みが50Å以下では主要な散乱過程であること,また30Å以下では凹凸に由来して電子が局在し,バリアブルレンジホッピング伝導が起きることを示している。凹凸が重要ではない50Å以上の場合には,キャリア濃度とともに移動度が上昇すること,またキャリア濃度が同じ場合にはチャネルとキャリア供給層の間のスペーサー層の厚さとともに移動度が上昇することを見出している。これらの実験結果をもとに理論計算を行い,これがキャリア供給層のイオン化不純物,およびチャネル中のバックグラウンドのイオン化不純物による散乱によって移動度が決まっていることを示している。また以上の知見をもとに,0.35Kでの移動度3.6×10⁵cm²/Vsの高い移動度を実現したことが報告されている。

　第4章は「圧縮歪みを受けたシリコンゲルマニウム混晶中の正孔の散乱過程」と題し,歪みのないシリコン上にエピタキシャル成長して圧縮歪みのかかったシリコンゲルマニウム混晶における正孔の散乱過程について述べている。はじめに再現性のある特性を得るための基板洗浄方法を開発した後、種々の組成比を持つ混晶中の正孔の散乱過程を調べ,混晶散乱が非常に強く効いていることを初めて実証している。また、有効質量が変化するためゲルマニウム組成0.3付近で移動度が最低となること,この他にもクーロン散乱の影響が若干あることを明らかにしている。さらにゲルマニウム組成0.35の試料を用いてチャネル層の厚みを変えた実験を行い,界面凹凸の影響が100Å以下で現れること,400Å以上では膜は転位を発生して緩和するが,その程度が小さいうちはほとんど移動度の低下がないことを示している。最後に組成0.35の試料を用いて熱処理の効果を調べ,適切な熱処理をすると貫通転位が発生するにもかかわらず移動度が上昇することを明らかにしている。

　第5章は結論で,得られた結果を総括している。結論としては,歪みシリコン中での電子の伝導に関しては移動度が高い領域では不純物によるクーロン散乱が主要な散乱過程であるのを見出したこと,また歪みシリコンゲルマニウム混晶中の正孔の伝導に関しては混晶散乱が強く効くことを明らかにしたことを述べている。そしてこれらが数十年にわたって蓄積されてきたシリコン電子デバイスのプロセス技術を継承しつつ,シリコンのみでは実現が困難な高性能LSIの実現に向けた研究の基礎となりうることを述べている。

　以上の内容をまとめると,本論文はシリコンLSIをさらに高性能化するシリコンベースのヘテロデバイスの実現を念頭においた上で,その性能を支配する大きな要因である移動度の上限を決める散乱過程を明らかにしたものであり,物理工学に寄与するところが非常に大きい。よって本論文は,博士(工学)の学位請求論文として合格と認められる。