近年、人間が機械に要求する機能は複雑化の一途をたどっている。とくに、絶えず予期せぬ新しいことが起こる環境、ノイズなど不確定な要素が多い環境、ゴールが漠然としか示せない環境などにおいては、機械が自律的に動作することが要求される。しかしこうした環境において、従来の工学の設計手法は対応することができない。つまり従来の工学では、環境を詳細に調査し、問題を明確に記述し、その中で目的を達成するための最適な機械を設計することがなされてきた。このような手法では、上記の環境において自律的に動作する機械を設計することは難しく,設計者が予測可能な、制限を設けた環境にのみ対応することができた。そこで本研究では、このような拘束を取り除き,設計者は目的と動作例題を与えるだけで、変化する環境に適応し、未知の環境での新しい動作を見つけだしていけるような機械の設計法を開発することを目的とする。

　そのような適応的な機械を実現するために、従来の研究では、機械を制御するCPU(Central Processing Unit)上で実行されるソフトウェアによって適応的な行動を実現しようとしてきた。しかし、ソフトウェアの実行時間の遅さから、実時間の高速性を要求される分野では用いることができなかった。よって、実時間処理が必要で、かつ環境に適応する必要がある応用では、ハードウェア自体に適応性をもたせなければならない。

　近年生物の進化、適応の仕組みに発想を得た探索手法である遺伝的アルゴリズム(Genetic Algorithm:GA)が活発に研究されている。GAは、探索点を複数もつ並列探索手法であり、これまでに最適化問題や制御問題の解法として用いられ、いくつかの現実的な応用問題にも適用されはじめている。本研究では、適応的なハードウェアを実現するための手段として、この遺伝的アルゴリズムと可変構造をもつLSIを組み合わせる。これを「進化型ハードウェア(Evolvable Hardware:EHW)」と呼ぶことにする。これまでにも、再構成が可能なゲート回路であるFPGA(Field Programmable Gate Array)と遺伝的アルゴリズムを組み合わせた研究がEHWとしておこなわれているが、それらは、あらかじめ定められた真理値表を満足するデジタル回路を自動合成することを目的とするもので適応能力を追求したものではなかった。一方本研究では、環境に応じて内部構造が適応的に変化するLSIを実現し、それを現実の問題に適用するためのアルゴリズムの提案および実装を行うことによって、このような方法の有効性を示すことを目的としている。

　具体的に本研究では、EHWの新たな手法として「On-lineデジタルEHW」および「Off-lineアナログEHW」の二つを提案する。前者の「On-lineデジタルEHW」はLSIに入力されるデータの質の変化に適応することを目的とするもので、その実現例として、GRD(Genetic Reconfiguration of DSPs)チップと呼ぶ専用LSIを開発した。このGRDチップは、自律再構成機能を持つニューロチップであり、非線形関数を学習する能力をもっているので、これまでのハードウェアでは困難であった、時間とともに問題の性質が変化し、かつ実時間の応答性が要求される様々な問題に適用することができる。GRDチップは、図1に示すようにRISC(Reduced Instruction Set Computer)プロセッサとtree状に接続された15個のDSP(Digital Signal Processor)から構成される。外部ホストを必要とせずに、進化、学習、実行すべての操作を行なえることが大きな特徴である。RISCプロセッサ上で実行されるGAが、ニューラルネットワークを実行する他のDSPの設定を一定時間おきに再構成し、常に環境に適応して最適な性能を発揮できるようにする。ひとつのGRDチップで、15素子の演算を並列に行なえるが、複数のGRDチップをそのまま相互接続することもでき、問題に応じてハードウェアの規模を容易に変更できる。なおRISCプロセッサ上で実行されるGAは本研究で提案した手法であり、ニューラルネットワークの中間層素子数と中間層素子の種類を問題に応じて動的に決定する。提案手法の有効性は、カオス時系列予測、現実問題のベンチマーク集に同手法を適用することによって示した。また同チップを用いた、デジタル通信で用いられる適応等化器、時変環境における強化学習手法、ATMネットワークにおける呼受付制御手法の提案もあわせて行い、動的に変動する環境を仮想的に生成し、その下での有効性を実験で示した。

図1.GRDチップの概念図

　一方、「Off-lineアナログEHW」は、LSI製造時のアナログ素子の性能バラツキを吸収することを目的にしたものであり、歩留まりを向上しチップ面積を削減することが可能である。この実現例として、携帯電話などで広く使用されているIFフィルタ(中間周波数フィルタ)用LSIを開発した。IFフィルタの機能は、バンドパスフィルタであるが、その要求使用は中心周波数の1%のずれも許さない程厳格である。開発したLSIは、図2に示すようにIFフィルタを構成するGm素子(トランスコンダクタンス素子)の値を01のビット列で可変にする方式をとる。これらの素子の値は、製造時に最大で目標値から20%もバラツクことがある。しかしその調整箇所は39箇所に及び、膨大な探索空間上での組合せ最適化問題を解くことになり、人手による調整は不可能である。そこで、効率的な探索手法であるGAを用いて最適な設定を探索し、調整を行う。調整実験の結果、歩留まりが0%から90%へ劇的に改善され、チップ面積を40%削減できる見込みを得た。提案した手法は、IFフィルタ以外の様々なアナログLSIに適用可能な汎用的な手法であり、産業的にも波及効果が大きい。

図2.IFフィルタ用アナログEHWの概念図

　本論文は「進化型ハードウェアに関する研究-適応性をもつLSIの実現-」と題し、8つの章からなる。

　工学ではこれまで設計者が環境の性質をほぼ把握し、あるいは制限した環境を作ってその中で目的を達成するための最適な機械を設計することがなされてきた。このような手法では、動的な未知の環境において自律的に動作する機械を設計することは難しく、設計者が予測可能な、制限を設けた環境にのみ対応することができた。本研究の発想はこのような拘束を取り除き、設計者は目的と動作例題を与えるだけで、変化する環境に適応し、未知の環境での新しい動作を見つけだしてゆけるような機械の設計法を開発することにある。

　本研究はプログラマブル素子と遺伝的アルゴリズムを組み合わせた進化型ハードウェア(Evolvable Hardware:EHW)を、環境に応じて内部構造が適応的に変化するLSIとして実現し、それを現実の問題に適用するためのアルゴリズムを提案し、さらに実装することによって、このような方法の有効性を示すことを目的としている。

　第1章「序論」では、問題の提起、本論文の目的および構成について述べている。

　第2章「進化型ハードウェアの定義と意義」では、EHWの定義が与えられ、そのようなハードウェア構成手法をとることの利点(実時間的処理速度と適応性)が述べられる。つぎに、従来のEHW研究の限界が指摘され、新たに、適応的なハードウェアを実現する手段としてのEHWが提案される。さらに、適応の頻度および素子の種類によってEHWを分類し、具体的な研究対象として、「On-lineデジタルEHW」および「Off-lineアナログEHW」の二つを設定している。

　第3章「進化型ニューロチップ-GRDチップ-の開発」では、On-lineデジタルEHWの実現例である進化型ニューロチップの開発について述べられる。このチップを開発する目的は、高速で自律的な非線形関数学習器を実現し、それにより、実時間性が要求されかつ環境が時間ともに変化する状況でのパタン分類、時系列予測、非線形適応制御などの問題への適用を可能にすることにある。まず、従来のニューラルネットワークのOn-line学習における収束速度および構造決定の問題点を解決するために、ニューラルネットワークの中間層素子数と中間層素子の種類(シグモイド素子/RBF素子)を遺伝的アルゴリズムを用いて動的に決定する学習手法と、その学習手法を単一のチップで実現する専用LSIのアーキテクチャを提案される。つぎに、このチップを関数近似のベンチマーク問題およびカオス時系列の予測問題へ適用することによってその性能を確認している。

　第4章「GRDチップの適応等化器への応用」では、ディジタル通信における適応等化器に、GRDチップを用いることが提案される。この等化器では、GRDチップが実現する非線形関数によって、通信経路に非線形歪みが存在する場合にも送信符合を環境に応じて高速に推定することができる。時変環境におけるシミュレーションによって、その有効性が検証されている。

　第5章「GRDチップの強化学習への応用」では、強化学習の一手法であるQ-learningにGRDチップを用いることが提案される。これは、環境についての事前知識を必要とせずに、Q-learningの性能を決定する適切な有用度関数を動的かつ高速に学習することを可能にするものである。時間とともに目的が変化するカオス制御の問題に提案手法を適用し、その有効性を検証している。

　第6章「GRDチップを用いたATMネットワークのCAC制御」では、第5章で提案した強化学習手法の、ATMネットワークのCAC(Connection Admission Control)への応用が示されている。シミュレーションにより、通信環境が動的に変化する場合においても、通信セルの損失率を低く保ったまま与えられた帯域を有効に使用する制御方式が獲得されることが示されている。この結果は、実時間性が要求されかつ環境が時間ともに変化する問題においての、提案手法の有効性を示すものである。

　第7章「進化型携帯電話用フィルタの開発」では、Off-lineアナログEHWの実現例である進化型携帯電話用フィルタの開発について述べられる。これは、製造時のLSI内部のアナログ素子の性能バラツキを、遺伝的アルゴリズムを用いて適応的に吸収するものであり、調整実験の結果は、歩留まりは0%から90%へ、チップ面積では40%削減の改善実績を示している。ディジタルLSIに比べて極めて低い歩留まり率にあるアナログLSIの現状を鑑みると、本手法は様々なアナログLSIに適用可能な汎用的手法であるので、産業的な波及効果も大きいと考えられる。

　第8章「結論」では、本論文のまとめと今後の課題、展望が述べられている。

　これを要するに、本論文は、プログラマブル素子と遺伝的アルゴリズムを組み合わせた進化型ハードウェアを、環境に応じて内部構造が適応的に変化するLSIとして実現し、現実問題への適用方法の提案および実装を行うことによってそのようなハードウェア構成手法の有用性を検証したものであり、情報工学、機械工学、電子工学に貢献する所が大きい。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。