近年のVLSI技術は目覚しく、その開発速度は衰えを見せていない。しかし、素子の微細化および動作周波数の増加によって、消費電力および微細化の問題が生じてきた。そこで先の問題をクリアできる、薄膜SOIデバイスが注目され、応用のため研究が行なわれている。そのため、本研究では、デバイスのモデリング及び評価技術の向上を目的とし、特に、SOIデバイスの最適設計のためのモデリング及びパラメータ評価手法について検討を行った。特に、デバイスモデリングでは、SOI特有の浮遊基板効果について検討しすることが、最適化を行なうには重要と考え、このモデリングを動作状態から行なう方法について検討した。一般的に、容易に高精度で見積ることが、評価技術では重要だが、昨今のLSIの技術開発速度は早く、迅速な評価方法が求められている。そのため、迅速に行なえる非破壊試験が有望であり、光学的又は電気的な特性を利用した手法を検討する。

　SOI CMOS回路を用いた実効チャネル長の評価手法について検討した。始めに、真性ゲート容量及びCMOS回路評価モデルを提案し、負荷容量特性から、L_effを有効に得ることができる。また、C_gb0の評価から、L_effの有効性を示せた。また、SOICMOS回路の動作電流特性のモデリングを行なった。モデルには、しきい値電圧シフトのメカニズムを解析し、動作中のリーク電流特性を考慮し、動作電流の電源電圧依存性から、しきい値電圧シフトを測定することができる。しきい値電圧シフトは、平均電界依存性において、ゲート長に依存しないユニバーサル曲線を得る。このことは、強く基板電流に関係し、SOIで測定が困難である基板電流を基板電圧との関係らか容易に評価できる。

　SOI MOSFETのサブスレッショルド係数特性を用いた構造パラメータ抽出方法について提案した。本抽出では、SOI MOSFETの1次元モデルを基に高速に計算できるシミュレータを開発し、迅速かつ容易にSOIの構造パラメータを評価できる。その結果を図1と表1に示す。

図1:ドレイン電流特性及びS係数のバックゲート特性のフィッティング結果

表1:Parameter extraction results of this method and TEM photograph.

　S係数のバックゲート特性には、界面に強く依存した特性を示し、本モデルによって説明できる。また、透過型電子顕微鏡(TEM)との比較検討から、良い一致を得る。さらに、他の手法との比較検討をした結果、他よりも有効にフィッティングおよび評価結果を得ることができる。また、構造パラメータ依存性を調べ、SOI MOSFETの最適設計のための指針を示せた。パラメータフィッティング精度に関しては、誤差は小さく、精度良く評価できる。しかし、本手法では、界面トラップと界面固定電荷を同時に評価することが難しく、精度的に問題となることも分かった。本評価手法は、微小領域のSi-SiO₂界面を容易に評価することができ、完全空乏型SOI MOSFETにだけでなく、広く応用できるものである。

　本論文は「薄膜SOI MOSFETのデバイスパラメータ最適設計のためのモデリングと抽出方法に関する研究」と題し、絶縁体基板(SOI)上に作成された薄膜電界効果トランジスタ(FET)の電気的特性パラメータとデバイス構造パラメータの抽出方法を研究したもので、8章から構成されている。

　第1章は「序論」であり、本研究の背景である半導体集積回路のスケーリングと、これまでのSOI技術の進展についてまとめ、本研究の目的と位置づけを明らかにしている。

　第2章は「SOI CMOS回路を用いた実効チャンネル長抽出手法」と題し、SOI CMOSデバイスの容量モデルとダイナミック消費電流のモデル式を明らかにし、それにより消費電流から容量およびSOI CMOSトランジスタの実効チャンネル長を導出する手法を提案している。さらにSIMOX型SOI基板上に作成したリング発振器を用いて消費電流の電源電圧・ゲート長依存性を測定し、実効チャンネル長の抽出を行い、本手法の有効性を実験的に明らかにしている。

　第3章は「SOI CMOS回路を用いた閾値電圧モデリング」と題し、フローティング・ボディ型の薄膜SOIFETの実効閾値が動作周波数と電源電圧に依存する現象を実験的に示し、その動作モデルを明らかにしている。このモデルでは実行閾値の関数であるスタティック消費電流が、高電界動作時のインパクトイオン化に由来する正孔による正電荷と、ソース-ボディ間のpn接合にかかる交流バイアスに由来する電荷引き抜き効果とのダイナミックバランスにより決定され、インパクトイオン化現象の発生しやすい高電源電圧時と発生しにくい低電源電圧時では、スタティック消費電流-動作周波数特性が反対の振る舞いをする事を示している。さらにSOI CMOSデバイスの平均ドレイン電界-スタティック消費電流特性から実効閾値がほぼ一意に定められることを実験的に示している。

　第4章は「サブスレショルド係数を用いたSOI MOSFETの構造パラメータ抽出方法」題し、薄膜SOI MOSFETの各膜厚パラメータと不純物密度を、サブスレショルド領域での電流-電圧特性の傾き(S係数)のバックゲート電圧依存性から非破壊的に求める手法を示している。本手法は、膜厚パラメータと不純物パラメータ、界面準位等の予測値を用いてS係数-バックゲート電圧特性を1次元SOIモデル数値計算により求め、実測値にフィッテイングするものであり、広い範囲のバックゲート電圧に対するS係数を用いることでゲート酸化膜厚、SOI膜厚埋め込み酸化膜厚、SOI不純物密度、基板不純物密度とともに界面準位等を分離して求めることができることを実験的に示している。

　第5章は「透過型電子顕微鏡による断面観察」と題し、第6章で示した非破壊的構造パラメータ抽出手法の有効性を実験的に検証するために、透過型電子顕微鏡(TEM)を用いてSOI MOSFETサンプルの断面観察を行った結果について述べている。第4章で使用したサンプルと同じウェーハ上のサンプルからダイシング装置と収束イオンビーム装置を用いてTEM観察可能な薄膜化断面サンプルを作成し、膜厚構造パラメータをTEM観察した結果、第4章の抽出結果が実際のサンプルのバラツキの範囲内に入っていることを示し、その有効性を実証している。

　第6章は「他の方法との比較」と題し、従来の非破壊的SOI MOSFET構造パラメータ抽出手法の一つである閾値-バックゲート電圧特性を利用した抽出法と比較した場合の長所短所を議論している。従来の方法ではサブスレショルド動作域である定められた微小ドレイン電流を与えるゲート電圧(MOSFETの閾値)を用いることから、界面準位の影響を考慮することが困難であり、結果としてフィッティング精度が悪くなる。さらに抽出された構造パラメータを用いたMOSFETの電圧-電流特性上のフィッティング精度の点でも本手法が従来手法より優れていることを述べている。

　第7章は「フィッティング誤差解析」と題し、第4章で提案した構造パラメータの抽出手法の抽出精度について述べている。フィッティング残差を2次形式で近似するモデルを用いて固有値解析(多次元誤差楕円解析)を行い、各パラメータ間の依存性を解析した結果、本手法が膜厚構造パラメータと不純物密度に関しては高い分離・抽出精度を持っていることを明らかにしている。反対に界面準位パラメータに関しては相互の依存性が強く精度の高い分離は困難であることを示している。

　第8章は「結論」であり本論文の研究成果をまとめている。

　以上、本論文は絶縁体基板上に作成された薄膜MOSFETのデバイスパラメータの中の、実効チャンネル長、実効閾値、膜厚構造パラメータ、不純物密度等をデバイスの電圧-電流動作特性の測定結果から非破壊的に抽出する新しい手法を提案するとともに、測定実験と理論的考察からその精度評価し有効性を検証したものであり、電子工学の発展に寄与する点が少なくない。

　よって本論文は博士(工学)の学位請求論文として合格したものと認められる。