近年のパワーエレクトロニクスの発展と共に,電力用半導体デバイスはより大型でしかも精細な構造を持つ複雑なものとなり,もはや実験だけではデバイスの特性を把握することが難しく,数値計算によってその特性及び内部現象を予測することが必要となってきている。デバイスシミュレーションとは,半導体の基本方程式と物理モデルから,差分法あるいは有限要素法等を用い離散化を行い,数値計算により定常特性や過渡応答を求めるものである。その利点として,デバイスの試作回数を低減でき開発期間を短縮できる,デバイス内部の電位やキャリア密度を把握し内部現象の解析が行える,新技術による新しいデバイスの特性予測も可能である,等を挙げることができる。現在,デバイスシミュレーションが実用化されている事例の一つは,LSI等集積回路内部の微細構造の解析であり,差分法による2次元モデルが一般的である。一方,電力用半導体の場合,高電圧・大電流を扱う必要がありその多くがバイポーラデバイスであるため,LSIの場合等に比べその実用化は遅れていた。しかし,スーパーコンピュータの著しい発達に伴い,電力用半導体への適用も進み,差分法による2次元モデルで外部回路や複数のデバイスも扱える情況である。

　このように,通常,電力用半導体のデバイスシミュレーションには,差分法による2次元モデルが用いられている。対象が電力用半導体であるための問題点として,デバイス構造が比較的複雑である,ライフタイムなどパラメータがデバイス内部で不均一である,デバイス特性が外部回路の影響を大きく受ける,高電界・大電流動作のため局所的な電流集中が生じる,等がある。更に,差分法の手法上の問題点として,差分法の長方形格子ではデバイスの形状や内部の曲面をうまく表現し難い,不規則格子の場合の不要な格子点の増加をどう抑えるか,電流密度が増すにつれ収束性が悪く発散し易い,等がある。これらの問題点を解消するため,比較的構造の簡単なデバイスから,有限要素法を適用し,効率の良い計算アルゴリズムの開発が進んでいる。

　一方,GTO(ゲートターンオフサイリスタ)はゲート信号によりターンオンだけでなくターンオフも可能なデバイスであり,産業の様々な分野へ応用されているが,MOS FETに較べスイッチング時間が短縮し難くこれ以上の高周波化が難しい,パワートランジスタに較べこれ以上の高圧化・大電流化は難しい,という限界に達しようとしている。この限界を上回るGTOの性能の更なる向上が望まれ,その課題としては,ターンオフ限界性能の向上,スイッチング損失の低減,ターンオフゲインの向上が挙げられる。

　第一のターンオフ限界性能については,GTOを用いた回路には誘導負荷によるスパイク電圧を抑制するためスナバ回路が用いられるが,ターンオフ限界電流がそのスナバ回路のコンデンサの値に強く依存する。従って,スナバ回路も含めた解析や最適化が必要である。第二のスイッチング損失の低減には,既に適用されているアノード短絡構造が有効な技術であったが,更に本論文でも取り上げるダブルゲート構造が打開策として注目されている。第三のターンオフゲインの向上のためには,MOSゲートサイリスタなど様々な微細なデバイス構造が開発研究され実用化されていくと予想されるので,デバイスシミュレーションが益々必要不可欠の技術となっていくものと思われる。

　本論文では,GTOの1次元及び2次元モデルを対象に,有限要素法を用いたデバイスシミュレーションを行い、GTOのスイッチング特性を数値計算する。

　先ず,デバイスシミュレーションの基礎理論として,GTOに限らずどのデバイスにも適用できる,空間及び時間に関する離散化の方法,更に,大規模な連立方程式の数値解法について述べる。

　さらに,GTOデバイスの数値解析の方法として,デバイスシミュレーションをGTOの1次元モデル及び2次元モデルに適用する方法,即ち,入力データ,初期値,境界条件の設定方法について述べる。

　後半では,本シミュレーションの有効性を示す結果として,2次元モデルでのターンオン及びターンオフ時の外部特性や内部状態を示す。1次元モデルで有限要素法と差分法の比較を行い有限要素法の優位性の一例も示し,実測波形との比較とも併せて本シミュレーションの結果が妥当であることを示す。

　さらに,GTOの内部設計の及ぼす影響として,ライフタイムや温度などデバイスパラメータの影響を調べた。ターンオフを容易にするためのアノード短絡構造について,2次元モデルでその影響と特性を検討した。更に,ターンオフ時間や損失を軽減すると期待されるダブルゲート構造の効果についても1次元モデルで解析した。

　最後に,GTOの外部回路の及ぼす影響として,1次元モデルで主回路やゲート回路の回路定数の影響を調べた。また,スナバ回路定数の影響の解析から,ターンオフ時間及び損失に関する最適設計を検討した。

　結論として,GTOのデバイスシミュレーションに有限要素法を導入し,合理的な解析結果を得ることができた。更に,ダブルゲート構造やスナバ回路の検討等において,GTOの性能向上を予測評価することも可能であった。

　本論文は「有限要素法によるGTOサイリスタの数値解析に関する研究」と題し、複雑な内部構造をもち、ドライブ回路やスナバ回路などの外部回路の特性と素子の動作特性が密接に関係する大電力ゲートターンオフサイリスタ(GTO)の設計の支援となるシミュレーション技法の開発を目的として、有限要素法に基づいた内部特性の数値解析手法を提案し、それにより得られたGTOのスイッチング特性に対するデバイスパラメータと外部回路の影響についてまとめたものであって、7章から構成される。

　第1章は「序論」であって、本研究の背景となっている半導体デバイスの特性解析用のシミュレーション技術と大電力GTOデバイスとその応用の現状と問題点をまとめ、本論文の位置付けを明らかにするとともに、論文の目的とその概要について説明している。

　第2章は「デバイスシミュレーションの基礎理論」と題して、半導体内部のキャリアの動的な移動についての基本方程式を示した上で、これを時間・空間で離散化し、有限要素法を用いて解くデバイスシミュレーションの方法について述べている。一般的な1次元および2次元構造を持つ半導体デバイスを想定し、空間量子化については三角形メッシュをもつ形状関数を使った計算式を導いている。大電流動作での安定性が問題となる電流連続の方程式の離散化についてはScharfetter-Gummelの差分スキームをメッシュの稜線の周辺で積分した表現を使って収束性の良い離散式を得ている。時間量子化はCrank-Nicolson法によっている。現在の大形計算機の特性を検討して、得られた非線形差分式は全ノードを一括して解くNewton法で反復計算して求解している。

　第3章は「GTOデバイスの数値解析の方法」であって、前章で導かれた有限要素法のアルゴリズムを具体的にGTOのスイッチング現象の解析に適用する場合に素子の構造に応じて必要になる補助的な計算プログラムについて説明している。各メッシュ点での不純物密度分布・各メッシュ点での電圧、正孔密度、電子密度の初期値・素子表面などでの境界条件を素子のデバイスパラメータから計算するプリプロセッサが示されている。同時に、1次元モデルと2次元モデルの使い分けについて述べ、簡単な1次元モデルであっても、その収束性の良い特徴を活かせば、ダブルゲート構造の検討のような新しい形のデバイスの特性の傾向を知るのに有用であるとしている。

　第4章は「シミュレーションの有効性」と題して、GTOの代表的なスイッチング時の波形をここで提案するシミュレーション手法によって求めて、実測波形や他の方法での結果などと比較している。実測波形との比較は1次元モデルで行い、実際のドライブ波形をシミュレーションで正確に再現するのが難しいことから波形の形には差があるものの電圧・電流・スイッチング時間は大略一致することを示している。1次元モデルと2次元モデルは前者がエミッタ短絡などの効果を表せないので、それを等価的なキャリアライフタイムに反映することで一致できるとしている。こうして実測波形と対応する2次元シミュレーションを行えば、ターンオフ時の電流集中などの観測できない素子の内部現象が明確にされる。差分法との比較では、1次元モデルを使って両者の差分式の差を理論的に示し、複雑な計算式を用いる有限要素法の方が収束が容易で計算時間も短いことをいろいろな条件化の数値例で与えている。

　第5章は「GTO内部設計の及ぼす影響」と題して、デバイスパラメータ、アノード短絡構造、ダブルゲート構造がGTOのスイッチング特性に及ぼす影響をシミュレーションにより解明している。キャリアのライフタイムはターンオフ時間に影響を及ぼし、その温度依存性によってターンオフ特性の温度依存性を与える。内部温度によってターンオフ時間が大きくなる傾向は実験や他の方法のシミュレーション結果とも一致している。アノード短絡についてはその配置の有効性やスイッチング時間と損失のトレードオフの状況がシミュレーションにより示された。ダブルゲート型のGTOでは二つのゲートドライブの間隔を変えたシミュレーションを繰り返すことにより、ターンオフ時間と損失の両方をこの構造で低減できることを示し、実験的に得られた結果を裏付けている。

　第6章は「GTO外部回路の及ぼす影響」であって、1次元モデルを使って誘導負荷時のスイッチング特性を計算してドライブ回路とスナバ回路の最適化を行っている。ドライブ波形については実用されている2段台形パルスがターンオフ損失最小化の視点からも優れていることが示された。スナバ回路のコンデンサの値はターンオン損失と回路の誘導リアクタンスによるスパイク電圧のトレードオフで決められる。素子の内部特性の効果を十分に発揮することにより、本手法が与えられたデバイスに対する周辺回路設計に回路シミュレーションでは得られない有用性をもつことを示している。

　第7章は「結論」であって、本論文で得られた成果をまとめるとともに、このような手法の今後の展開について考察している。

　以上これを要するに、本論文はパワーエレクトロニクスの応用分野の拡大を支えるGTOサイリスタを例とした大電力半導体デバイスの動特性の解析のための有限要素法によるシミュレーション手法を提案し、従来用いられてきた差分法と比して収束性や計算時間で優れることを示すとともに、この方法をGTOサイリスタのスイッチング特性の計算や外部回路の設計に適用してその開発に有用な知見を与えているものであり、電気工学上貢献するところが少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。