本論文は、ハイドライドVPE法を基本とした新しいSi基板上III-V族半導体ヘテロ成長法を提案するとともに、ヘテロ結晶品質の向上とSi基板上長波長帯半導体レーザへの応用についてまとめたものである。本論文で明らかにしたことを各章ごとに以下に要約する。 第1章では、Si基板上のIII-VI族結晶ヘテロ成長とそのデバイス応用に関する研究の背景、本研究の目的と意義、および本論文の構成について述べた。 第2章では、ハイドライドVPEの特徴を備えかつヘテロ成長が可能なVapor Mixing Epitaxy (VME)法を提案した。ハイドライドVPE法のガスの流れを変え、GaClガスとPH3ガスの合流点に基板を置いてGaPバッファ層の形成に必要な400℃での速い成長速度と膜厚制御性を実現した。さらにバッファ層の膜厚およびアニール温度と結晶性の関係を調べ高品質化に最適な条件を明らかにした。バッファ層上にさらにGaP層を成長した後のアニール条件と結晶性の関係を調べ、膜厚5mでX線半値幅100秒程度と結晶性の良い層が得られることを明らかにした。NドープしたGaP層にZnを拡散してpn接合を形成したSi基板上LEDで緑色発光を観測し、VME法で光デバイスの作製が可能なヘテロ結晶が成長できることを示した。 V族原料をAsH3に置き換えてGaPと同様にGaAsも成長できること、および結晶性、モホロジーの点でMOCVD法やMBE法と遜色無い結晶が得られることを示した。またVME法はその原料に炭素を含まないのでSiとGaAs界面に炭素がパイルアップしない特徴を持つことが明らかになった。 第3章では、III-V族結晶とSi基板との熱膨張係数差が結晶性に及ぼす影響について述べた。SiとIII-V族結晶では、GaAsで4%、GaPで0.4%の格子定数差が存在し、これがヘテロ成長層の高密度な転位の原因と従来考えられていた。しかし熱膨張係数の差から発生する109dyn/cm2台の応力とIII-V族結晶の臨界破断応力との比較から熱応力での転位発生の可能性を指摘した。成長温度でのエッチピット密度(EPD)を測定するため、HClガスを用いた成長装置内その場塩酸気相エッチング法を開発した。塩酸気相エッチングによるEPD測定で、Si基板上のGaAsおよびGaPいずれの場合も成長直後の成長温度ではEPD104cm-2台のバルクウエハに匹敵する品質の結晶が成長できていた。そして、室温に冷却した後では密度106cm-2以上の転位が発生することを明らかにした。したがって冷却過程においてSiとIII-V族結晶との熱膨張係数差で加わる熱応力により転位が発生すると理解できた。 また、SiO2膜を堆積させて108dyn/cm2の2軸性応力を加えたバルクウエハでは、熱処理で106cm-2以上の転位が発生することを示し、ヘテロ結晶に特徴的なSiとの界面の高密度な転位が無くても応力で高密度の転位が発生することを確認した。さらに、SiとIII-V族半導体材料の熱膨張係数、成長温度から得られる熱応力と結晶品質の関係を調べ、ヘテロ成長での熱膨張係数差の重要性を指摘した。これはヘテロ成長材料の組み合わせを選択する際の指針となる。 第4章では、低温成長InPをバッファ層としたVME直接多段階成長法によるInP/Siの成長について述べた。GaPやGaAsと同様な条件で成長したInP低温層には、Inドロップが析出し、バッファ層としては適していない。しかし、成長時にHClをInClに混合して(HClインジェクション)ドロップの発生を押さえることが可能となった。HClインジェクション条件で成長した低温バッファ層の成長速度は温度の逆数に対し指数関数的に増加し、GaPやGaAsと同様な成長特性が得られた。 2段階成長法で成長したInP層は、通常のホモエピタキシャル成長温度650℃では粒状になるが成長温度を550℃に低下させて連続膜となった。成長温度に対するモホロジーの変化を気相中の結晶核生成とその合体から説明し、VME法が平衡に近い成長メカニズムを有するためであることを明らかにした。 結晶性を向上させるため多段階成長法を試み、高温での連続膜の成長を可能にした。またバッファ層の厚さを薄くすれば結晶性が向上し、バッファ層厚10nm、InP層厚2mで半値幅650秒とMOCVD法と遜色ないInP層を得た。VME法は、他の成長法と比較しInPの成長速度が速い特長を有し、厚膜化でのヘテロ結晶高品質化の成長に適していることを指摘した。 第5章では、Si-LSIとIII-V族化合物半導体デバイスを集積する際のSi表面熱処理の問題解決を目的にエピタキシャルSi基板上のヘテロ成長を提案した。Siをエピタキシャル成長するとSi表面は平坦化し、0.3度オフの基板では2原子ステップ列が形成されることを原子間力顕微鏡(AFM)観察で明らかにした。このようなエピタキシャルSi表面(Epitaxial Silicon Surface;ESS)は、HF処理で水素終端した状態で熱処理せずにシングルドメインのGaAsがヘテロ成長できることを実証した。研磨Si基板上では島状成長していたGaAsバッファ層がESS上では連続膜として成長すること、またバッファ層上に更にGaAsを成長した場合にSiとの界面の転位が顕著に減少することなどESSの特長を明らかにした。 球面ESS基板上にGaAsをヘテロ成長し、アンチフェーズドメインの発生するオフ角度は0.05度と研磨基板上の0.7度より小さいことを見いだした。この現象はESSの平坦性向上で説明できることをモデルから説明した。 GaAs/ESSのAFM観察から、0.3度オフ基板では、螺旋ステップと積層欠陥shadowがモホロジーを決めていること、螺旋ステップの起源は、貫通転位とL字型に複合した積層欠陥であることを明確にした。また、2度オフ基板のモホロジーも同様の原因で説明できた。 SIMS分析の結果、ESSではSiのGaAs側への拡散はあるが、表面欠陥に起因するSIMS信号の裾引きはなく、したがって研磨基板上のGaAsで見られる表面欠陥がほとんど発生していないことが明らかになった。 以上の結果からエピタキシャルSi基板を使用すれば、ヘテロ成長前のSi表面の熱処理がなくても結晶性、モホロジーの良好なGaAs層が得られることを示した。 第6章では、光電子集積回路の基本素子の一つであるレーザをSi回路への集積を指向したプロセスで作製した。前章で明らかにしたESSを用いてヘテロ成長前の高温処理を行なわずに高品質のInPを成長し、ESS上のInPは研磨基板上のInPよりモホロジーが優れ、積層欠陥密度が低いことを示すとともにその原因を解明した。 基板上の任意の位置にレーザを集積するため、マイクロクリープファセット(MCF)技術を用いて長波長帯のレーザを作製した。作製したレーザは、しきい値電流500mAで室温連続発振し、光出力2mWで1000時間以上安定に動作した。また、Si基板上のInPに多く存在する積層欠陥の密度とレーザしきい値を比較し、104cm-2の密度ではInP基板上のレーザと同程度のしきい値が得られることを明らかにした。さらにESS基板上のVME成長InP結晶は、積層欠陥密度が104cm-2と低く、モホロジーが良好でデバイス作製に適していた。 MCFとESSを基板として使用する技術は、レーザとSi-LSIとを集積する場合の2つ問題、すなわちレーザのキャビティ作製時のSi基板の劈開およびSi-LSI作製プロセス温度とヘテロ成長のためのSi基板表面処理温度の逆転を解決する一方法であることを実証した。 第7章では、Vapor Mixing Epitaxy法によるSi基板上のIII-V族半導体ヘテロエピタキシーと集積型レーザへの応用に関する研究について得られた成果を総括し、本論文の結論としてその学術的、産業的意義を述べた。 以上のように、本研究ではVapor Mixing Epitaxy法によるSi基板上のIII-V族半導体の高品質結晶成長と集積型レーザへの応用を行なった。 |