分子線エピタキシャル(MBE)法を始めとする高制御薄膜結晶成長技術の急速な発展に伴い、近年、ヘテロ接合化合物半導体を用いた電界効果型トランジスタ(FET)が、特に、高周波やディジタルLSI応用の分野で注目されている。本研究は、これらの応用分野において優れた性能と信頼性をもつ、新規なヘテロ接合FET(HJFET)の実現を目的に行われたものである。本研究では、各々の応用に適した新規なデバイス構造を考案し、その基本的な設計手法を明らかにした。また、ディジタルLSI応用については、新規なデバイス作製方法や回路設計手法も提案した。更に、デバイス並びにLSIの試作を通して、これら設計手法の有効性及びデバイスの優れた性能を実証した。以下、本研究の内容を概説する。

　高移動度をもつ2次元電子ガスを用いた選択ドーブ構造FET(2DEGFET)は、高周波低雑音デバイスとして有望視されながらも、従来、実用上いくつかの問題を抱えていた。第1の問題はn-AlGaAs中の深い準位(DXセンター)が引き起こすデバイス特性の不安定性であり、第2の問題はデバイス耐圧が低いことであった。筆者は、n-AlGaAs電子供給層の薄膜化により第1の問題の解決が可能ではないかと考え、先ず、ヘテロ接合界面に形成される2DEGの面密度と、n-AlGaAs電子供給層の材料因子との関係を詳細に計算し、設計に有用な解析式を導出した。その結果、最大の2DEG面密度を与えるために必要な最小のn-AlGaAs層厚は、従来使用されていた膜厚に比べてかなり薄く、例えばドナー密度が2×10¹⁸cm^-3の時、高々150Åで十分なことを見いだした。これにより、ショットキー電極側の半導体層は、DXセンターを含まない安定なGaAsなどで置換できることを示した。また、n-AlGaAs層厚の薄層化により、DXセンター特有の問題が大幅に抑制されることを実証した。更に、このような2DEG面密度の最大化が、寄生抵抗の低減と、これによるデバイスの高性能化に重要なことを新たなデバイスモデルを基にした動作特性解析から明らかにした。このモデルは、2DEG移動度の強い電界依存性を考慮するために新たに考案した放物線近似速度-電界特性を基にしている。第2の問題は、その原因が、ゲート電極直下の強い電界と電子供給層中のドナー面密度に関係していることを解析により明らかにし、高耐圧化に適した構造として、表面アンドープ層を有する構造を提案した。この構造は、高出力化に有利なだけでなく、最大の2DEG面密度を維持したまま、入力容量を低減できるため、高周波における低雑音化にも有利なことを解析により示した。また、表面膜厚の変動による特性変動も小さく、特に実用上重要な高均一化に有利なことも解析により明らかにした。n一AlGaAs厚を最小限にし、かつ表面にアンドープ層を用いた新規な2DEGFETを実際に試作し、このデバイスが優れた高周波性能と信頼性をもつことを実証した。得られた代表的性能は、12GHzでの最小雑音指数0.95dB、28.5GHzの線形利得7dB、電力付加効率21%である。

　次に、筆者は、大振幅信号を扱う高周波高出力応用あるいはディジタルLSI応用においては、大電流を駆動できるデバイスが重要と考え、これを実現するために新たにヘテロMIS構造のFET(DMT:Doped-channel Hetero-MISFET)を考案した。DMTは、高ドープした薄膜GaAsチャネル上に高抵抗のアンドープAlGaAs層を設けたデバイスであり、先の2DEGFETにおいて問題となっていたDXセンターの影響を受けない上、高耐圧化にも有利である。DMTの構造解析及び動作特性解析を初めて行い、デバイス設計に有用な解析式を導出すると共に、その特徴的な特性を明らかにした。特に、DMTの動作が空乏層変調モードと電荷蓄積モードの2つモードからなるため、制御電荷量が大きく、従って電流駆動能力が非常に大きくなることを示した。また、線形性に優れた電流一電圧特性を持つことも示した。実際に、デバイスを試作し、予測されたこのような特性を実験的に確認すると共に、DMT中を走行する電子の移動度は低いものの、平均走行速度は2DEGFETに匹敵するほど高いことを明らかにした。0.5mゲートDMTの出力電流は、解析で予測された通り、室温で650mA/mmと非常に大きく、同じしきい値電圧をもつ先の表面アンドープ構造2DEGFETの2倍以上になることを示した。また、DMTが優れた高周波単体性能を有することも実証した。

　次に、DMTの高速/低消費電力ディジタルLSI応用について検討した。それまでに開発されてきたGaAs MESFET DCFL(Direct-Coupled FET Logic)回路に於いては、3つの大きな問題を抱えていた。第1の問題は雑音余裕度が小さいことであり、第2の問題はしきい値電圧の制御性に欠けることであり、第3の問題は短チャネル効果であった。第1の問題は、MESFETのゲート順方向電圧が低いことに起因しており、DMTはヘテロMIS構造をもつため、その改善が可能である。第2の問題は、イオン注入/高温熱処理法で形成されるチャネルを用いていたことに起因しており、DMTはMBE法などの高制御結晶成長技術を用いるため、その解決が可能である。第3の問題は、ゲート長とチャネル膜厚との比であるチャネルアスペクト比が小さいことに起因しており、DMTは高ドープ薄膜チャネルをもつため、短チャネル効果の抑制に有利である。このような問題の解決を考慮し、しかも実用的な0.5mゲートDMT LSIを実現するために、新たにエンハンスメント型FET(E-FET)とディプリーション型FET(D-FET)を集積化したE/D構成のDMT構造(図1参照)とその作製法を提案した。この構造は、表面のアンドープ層の膜厚のみを変化させることにより、EとDを作り分けることを最大の特徴としている。作製法については、最も重要となる短時間熱処理(RTA)技術と選択結晶ドライエッチング技術の開発を主に行った。先ず、RTA法については、高不純物密度のIII-V化合物半導体の場合に顕著となるドーパントSiのペア拡散を考慮した解析により、その重要性と最適化の指針を明らかにした。しかし、RTA後のSiドナーの電気的活性化率の低下は避けられないことを指摘し、この原因がRTA後のSiのアクセプタ化とGa空孔とSiドナーの複合体として知られるSAセンターの生成によることを実験的に示した。RTA法の開発課題は、むしろ基板のスリップ線の発生や反りを抑制し、温度の再現性を高めることであった。筆者は、RTA中の雰囲気ガスの対流による基板の放熱を抑制するために、真空中で行う枚葉式RTA法を考案し、初めてスリップ線や反りの完全除去に成功した。一方、GaAs/AlGaAs選択ドライエッチング法については、プラズマの高密度化が可能なマグネトロン方式のドライエッチング装置(MRIE)を用いて、特に低損傷性及び高選択性の観点から開発を進め成功した。これらの技術を駆使し、0.5mゲートE/D-DMTを用いたリング発振器及び広帯域伝送用多重分離LSIを試作し、その高速性・低消費電力性を実証した。得られたリング発振器の最小無負荷遅延時間4.8ps/GはFETの中で最高速度である。

図1:駆動用E-DMTと負荷用D-DMTで構成された集積化デバイス構造

　最後に、将来有望視される低電源電圧駆動ヘテロ接合FET LSIに関する研究を行った。基本論理回路であるDCFL回路の速度及び消費電力と、デバイス性能との関係を解析し、低電圧化が低消費電力化にとって不可欠であることを指摘した。また、低電圧化には、デバイスの3極管特性の改善が重要であることを述べ、高電子移動度の化合物HJFETが、低電圧駆動LSIの基本素子として有利なこと、寄生抵抗の低減が重要なことを指摘した。回路シミュレーションに適した高精度HJFETモデルを提案し、汎用回路シミュレータSPICEに組み込むことにより、微細ゲートHJFET LSIの回路設計及び性能予測を可能にした。また、本モデルが実測値と非常に良く一致することを実証した。プロセス面では、従来の縮小光学露光技術と絶縁膜側壁技術との組み合わせによる新たな微細ゲート形成技術を構築し、sub-0.25mゲート開孔の形成が可能なことを実証した。更に、絶縁膜応力によって誘起されるビエゾ電荷のデバイス特性への影響について考察し、微細化と共に大きな問題となることを指摘した。また、その影響を最小限に抑制するための絶縁膜の応力について解析し、0.25mゲートFETの場合、応力_fを3×10⁸dyn/cm²以下にする必要があることを指摘した。LSI化を志向し、完全ドライプロセス化を図ったセルフアラインプロセス技術を開発し、0.25mゲートE/D構成HJFET ICの作製を可能にすると共に、sub-IV駆動SSIにおける高速性及び低消費電力性を初めて実証した。試作リング発振器において、電源電圧0.6Vで、無負荷遅延時間18ps/G、消費電力0.15mW/G、標準負荷状態(Fl＝FO＝3、C_L＝100fF/mm)での遅延時間109psが得られ、予測性能と良く一致することを明らかにした。この性能を同じ最小寸法を有するSi ECL及びSi CMOS回路の予測性能と比較したところ、消費電力でSi ECL回路の約1/5、電力遅延積でSi CMOS回路の約1/10(クロック周波数1GHz)になることを明らかにした。

　本論文は「高周波増幅器及び高速低電力LSI用ヘテロ接合FETの高性能化に関する研究」と題し、全7章よりなる。

　第1章は「序論」であり、化合物半導体の高速性をいかした高周波、高速トランジスタとして有力なヘテロ接合FETについてデバイス設計、特性解析、プロセス開発、応用設計・評価の観点から研究・改良を行うことを本論文の目的とし、歴史的背景および研究課題・意義、本論文の構成について述べている。

　第2章は「高周波低雑音応用選択ドープ構造FETの解析と特性安定化」と題し、選択ドープ構造FETの高周波性を生かしつつDXセンターの存在による動作不安定性を抑え、かつ低雑音性を追求するために定量性の高いモデル理論を完成し、これを用いて電子供給層を薄くすることが有利であることを導き、具体的に新構造を提案するとともに素子を試作し、その物性特性、定常特性および高周波特性を評価することによって高周波信号の低雑音増幅用に適したデバイスであることを実証し、衛星放送応用・実用化への基礎を築いている。

　第3章は「選択ドープ構造FETの高耐圧化と高周波特性の向上」と題し、前章の検討をさらに進めて高周波特性および低雑音特性を良好に保ちながら高出力動作にも適する高耐圧化の方法を検討している。検討結果の具体化としてFETのゲート直下にアンドープGaAs表面層を設けることを提案・試作し、従来の2倍以上の耐圧特性と当時世界最高の高周波特性を確認している。

　第4章は「高ドープ薄膜チャネルMIS型FET(DMT)の動作特性解析と高周波高出力応用」と題し、高ドープ薄膜チャネルMIS型FET(DMT＝doped channel hetero-MISFET)構造が高出力応用やデイジタル集積回路応用等駆動能力を必要とする目的に対して有望であることを他と独立に提案し、詳細に検討を加えた結果を述べている。即ちDMTの1次元構造解析を初めておこない、デバイス設計に必要な一連の基本式を導出し、また2次元解析を実行することによって性能向上の指針を得るとともにMESFET類似の空乏層変調モードとMOSFET類似の電荷蓄積モードの存在領域を明らかにした。これらを実証するために0.5ミクロンゲートのDMTを試作し,相互コンダクタンス310mS/mm、最大ドレイン電流650mA/mm、電流遮断周波数f_r＝45GHz、最大出力225mW/mm、などの優れた総合性能を実証した。したがって本デバイスは高周波高出力応用に適すると結論できる。またバリア層の厚さを変化させることによってエンハンスメント型とデイブリーション型を作り分けられるので,ディジタル集積回路の基本素子としても有望であることを主張している。

　第5章は「高ドープ薄膜チャネルMIS型FET(DMT)の高速/低消費電力LSI応用」と題し、前章において導入されたDMTを基本素子とするディジタル集積回路について、基本構造および作製プロセスの提案、設計・試作、応用回路試作と評価、等の総合的な研究を行った結果を述べている。即ちバリア層厚さの異なる2種類のFETチャネル積層し、ドライエッチングによってパターンを選択する方法でエンハンスメント型とデイプリーション型を混載した集積回路とすることを可能とし、低電力動作可能なDCFL回路(直結FET論理回路)を実現している。製作技術として当時最先端の選択エピタキシャルMOCVD技術、セルファラインゲート形成技術、高速熱処理工程を組み合わせて用い、それらに改良を加えた。例えば真空高速熱処理方式の導入は均質性の向上に極めて有効であった。0.5ミクロンゲートのリング発振器試作による速度評価の結果は、無負荷遅延時間が単位ゲートあたり4.5ピコ秒という世界最短値を達成した。この作製技術によって毎秒2.5ギガビットのディジタル多重・分離回路を試作し、動作確認した。さらに電子ビーム秒描画技術による0.35ミクロンゲートDMTを用いて光通信用の毎秒10ギガビット動作レーザドライバーを試作し、正常動作を確認した。

　第6章は「低電源電圧駆動ヘテロ接合FET LSI」と題し、大規模集積化の可能な化合物半導体ディジタル回路は低電圧駆動能力を特徴とするべきであるとの観点から原理的な検討を行い、微細化されたヘテロ接合FETが有望であることを結論づけた。縮小光学方式露光技術と絶縁膜側壁形成技術の組み合わせによって0.25ミクロンゲートFETを実現し、ISSST (内側壁アシスト完全自己整合型ゲート構造ヘテロ接合FET＝Inner Sidewall-assisted Super Selfaligned Gate Heterojunction FET)と命名した。これを応用した小規模集積回路の試作により、無負荷ゲート遅延時間18ps毎秒10ギガビット動作セレクタスイッチおよび分周期の動作確認を行った。

　第7章は「結論」であり、研究の成果をまとめている。

　以上を要するにガリウムひ素FETの高性能化および適用領域の拡大のために、高不純物濃度ドーブ層を活性領域とする新構造MISFET(DMT)の提案と実現、ならびにこれを用いた高周波・高出力応用、ディジタルLSIへの適用を行って優れた特性を実現し、また低電圧動作可能な微細ヘテロ構造FET(ISSST)ディジタル集積回路の開発を行うなど電子デバイス工学に貢献するところ多大である。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。