メモリ、マイクロコンピュータそしてデジタルシグナルプロセッサに代表されるMOSデジタル集積回路の発展により、アナログ信号をデジタル処理するためのインタフェースとして不可欠なA/D変換器への要求が高まり、低価格を狙いとして同一MOS集積回路技術を用いたA/D変換器の開発が始まった。特にA/D変換器を搭載した最近の大規模なMOSアナログ・デジタル混在集積回路は、小形で低価格な情報、通信システム機器を普及させる要素回路として期待が高まっている。 本研究はMOS集積回路に於けるA/D変換器の高性能化を検討したものである。低消費電力と高集積度を特長とするMOSデジタル集積回路の発展を背景に、デジタル集積回路との両立性を前提として、MOS・A/D変換器の高性能化、特に高精度化を追求した。MOSアナログ回路の性能は、全般的にバイポーラ回路に比べて低位にあるが、MOSトランジスタの特色を活かしたアナログ回路構成及びデジタル回路の処理能力を利用した変換方式等を検討することにより、弱点を克服し高性能化を図った。これによって低価格、小形を特長とするMOS・A/D変換器の性能を実用レベルに高めると共に、マイクロコンピュータ、デジタルシグナルプロセッサ等のデジタル回路と同じ集積回路チップへ搭載することを目標として、高性能化を図ることが本研究の目的である。 MOS・A/D変換器の高性能化に於いては、構成要素である電圧比較器及び参照電圧発生回路の高速、高精度化が主要課題となる。高速なA/D変換器では、サンプルホールド回路と信号を入力するアナログスイッチの高精度化が重要になる。アナログ集積回路設計上の問題点は、回路素子定数の設定、回路素子間誤差の制御、寄生回路素子の把握が難しいことである。更にMOS集積回路では、オフセット誤差、スイッチ回路雑音の低減対策が必要であり、高性能化、特に高精度を達成するための課題となる。アナログ・デジタル混在集積回路に搭載するオンチップA/D変換器に対しては、同一チップ上のデジタル回路から伝播する様々な雑音に耐えることが新たな課題である。 これらの研究課題に対して、直接アナログ回路の高性能化を図る方法と、アナログ回路性能を補償して間接的にその向上を図る方法とにより、高速、高精度のA/D変換性能を達成した。A/D変換器はアナログとデジタルの混在する回路システムであり、高性能化には双方の回路手段を駆使できる点が特長である。特にMOS集積回路に於いては、デジタル処理能力を十分活用できるため、これによってMOSアナログ回路性能の弱点を克服し、変換器の高性能化を図ることを本研究の基本的な狙いとした。 以下、MOS集積回路技術の進歩と共に高速化が図られてきたA/D変換器、即ち低速分野の積分形A/D変換器、中速分野の逐次比較形A/D変換器、更に高速分野の並列形・直並列形A/D変換器を対象として、MOS集積回路に於ける高性能化、特に高精度化について検討した内容と結果を述べる。 第2章では、低速方式である積分形A/D変換器の高分解能化を目的とし、マイクロコンピュータのデジタル演算処理能力を活用し、MOSアナログ回路素子精度に直接依存しない積分変換方式を検討した。また、NMOSのアナログ回路性能を補い、10ビット分解能達成のため、アナログ回路部で入力電圧を昇圧することにより積分電圧範囲と積分時間を確保し、高分解能化を図った。マイクロコンピュータ用インタフェースLSI(大規模集積回路)への内蔵を図り、6 mルールのNMOSテクノロジで10ビットA/D変換器のオンチップ化を達成した。また、単一電源のNMOS集積回路では困難であった、OVからの入力電圧を扱えるA/D変換器が、本研究の昇圧回路方式によって初めて実現された。 第3章では、中速領域の逐次比較形A/D変換器に於いて、参照電圧を発生する受動素子回路網の高精度化を目指し、電荷再分配形MOS・A/D変換器の直線性精度を高める変換方式を検討した。電荷再分配形はキャパシタアレイに蓄積された入力電荷を逐次再分配しながらデジタル値を求める逐次比較形変換方式であるが、通常のMOS製造プロセスでは10ビットを越えてキャパシタアレイの高精度化を図ることは困難であった。そこでキャパシタアレイの精度限界を打破するため、各キャパシタのバラツキを変換器自身で検出してデジタル値で保持しておき、逐次比較時には校正データに基づいてキャパシタアレイの誤差を自動補正しながら変換を行なう「自己校正方式」を具体化し、A/D変換器の高精度化を図った。3mCMOSで試作した集積回路を組み合わせて14ビットのA/D変換器を構成し実験評価した結果、10ビットの精度限界を打破し、更に3ビット分の高精度化を達成できることが明らかになった。本方式の特長は、変換器自身が自己のアナログ回路の誤差を検出し、これをデジタル的に自動補正しながら高精度のA/D変換動作を達成する点にある。誤差をデジタル的に自動補正する手法は、以後のA/D変換器に於いて広く検討され、多くの手法が発表されている。 第4章では、最も高速な並列形A/D変換器を対象とし、並列配置された多数の電圧比較器間のバラツキを抑えて高精度化を図るため、MOS回路に特有なオフセット誤差、スイッチ回路雑音を考察し、これを低減する回路方式を検討した。並列形A/D変換器には、参照電圧と入力電圧を交互に比較するMOSチョッパ形電圧比較器が面積、消費電力の点で有望であり、自己バイアスによって最適な比較零点が自動設定(オートゼロ)されるため、各比較器間にオフセット誤差が生じないことが利点であった。しかし、実際にはオートゼロ用のMOSスイッチが雑音電荷を発生し、オフセット誤差を招くという問題点があり、本研究では縦続接続した各段のMOSインバータの動作タイミングに時間差を設け、雑音電荷を内部キャパシタに吸収して、オフセット電圧を確実に低減する回路方式を検討した。また、MOSチョッパ形電圧比較器が集積回路上で多数配列される場合には、比較器群の動作による特有のオフセット誤差が電源配線の寄生抵抗成分に伴って発生することを解明し、オフセット誤差の試算式を導いた。チョッパ形電圧比較器を用いた8ビットの並列形A/D変換器を2mCMOSで試作し、変換性能を評価した結果、オフセット低減回路方式により、25MHzの高速変換速度で±0.5LSBの直線性精度が得られ、高精度変換が達成きれた。 第5章では、高速で比較的小形な直並列形A/D変換器に於いて、周囲状況の時間変動に対して安定で耐雑音性のある高精度変換回路方式を検討した。サンプルホールド回路を各電圧比較器に分散させることによって要求精度を緩和し、サンプルホールド用のMOSスイッチに伴って発生する雑音電荷はオートゼロ機能によって吸収すると共に、差動平衡形の回路構成によって周囲雑音の影響に対処した。更に上位と下位変換で生じる誤差に対しては、比較器を増設して比較範囲を重複させ、冗長度を持たせることによって比較結果から正しい変換値を求める、デジタル的な補正方式を検討した。2mルールのCMOSテクノロジを用いて8ビット直並列形A/D変換器を試作し、評価した結果、20MHzの変換速度で±0.5LSBの直線性精度が得られ、差動平衡形電圧比較器とデジタル補正方式による高精度化効果が明らかになった。 第6章では、アナログ・デジタル混在集積回路への搭載を目指したMOS・A/D変換器の特性について検討を行なった。オンチップA/D変換器は小形、低消費電力であるほか、同一チップ上の周囲のデジタル回路から受けるあらゆる雑音に対しても性能を発揮する必要がある。そこで両面から、高速変換器である並列形と直並列形MOS・A/D変換器について比較検討を行なった。直並列形は面積、消費電力が小さく、オンチップ化に適するが、2回の変換動作に伴う時間的な非平衡動作が避けられず、差動平衡形の電圧比較器を用いても不整合に起因する誤差が生ずる。並列形は1回の比較動作でA/D変換が完了するため、オートゼロ機能のある差動平衡形電圧比較器を用いて、周囲雑音の時間的な変動に対処でき、耐雑音性のあるオンチップA/D変換器が実現される。差動平衡形のMOS電圧比較器については、0.8mのCMOS集積回路で測定された等価入力雑音電圧を比較評価し、対デジタル雑音特性に優れていることを確認した。 第7章には結論としてMOS集積回路に於けるA/D変換器の高性能化に関する検討結果をまとめる。本研究で対象とした各A/D変換器に於いては、いずれも高性能化を達成するため、新しい変換方式と回路構成によってMOS集積回路のアナログ回路性能を克服し、またデジタル回路手段を活用してアナログ回路精度を補償し、高精度化を図った。本研究の重要性はMOS集積回路による低価格なA/D変換器の普及にとどまらず、オンチップA/D変換器を通して、最近のアナログ・デジタル混在集積回路の発展に貢献し得る点にある。同時に、オンチップA/D変換器の研究はこれらの集積回路の将来を大きく左右する役割を担っている。 |