マルチメディアのためのディジタル技術の最近の知見の集積にはめざましいものがあり,特にテレビジョン信号のディジタル信号処理を基本としたハイブリッド符号化アルゴリズムは,日本を含む世界の英知を結集したもので,コンピュータ,通信,放送,蓄積メディア分野に共通の国際標準となっている.しかし,現行テレビから将来の高解像度映像にも対応可能なリアルタイム処理を実現するには,その膨大な演算量から1)拡張性のある高速処理,2)画質制御が容易なフレキシビリティ,3)VLSI実装による性能確認という3つの課題があった.

　MPEGなどの国際標準成立に至る動画像符号化研究は,1950年代米国Bell研に始まり,60年代〜80年代にかけてのディジタル信号処理理論の急速な発展に負うところが大きい.これに対し,膨大な演算量を伴う高速処理ハードウェアの研究は,80年代から本格化し,DSP,シストリックアレイなどの並列処理プロセッサ,および,CADツールの発展によるASICの3つのアプローチがある.

　本研究では,最初にDCT(離散コサイン変換)や量子化・逆量子化などのための積和演算,動きベクトル検出演算のためのブロック・パターン・マッチング,符号化モード判定などのビット判定,可変長コード変換など,性質の異なるアルゴリズム要素の集合体であるハイブリッド画像符号化コーデックのモデルシステム設計を行った後(図1参照),その所要演算量を定量的に明らかにし(表1参照),上記3つのアプローチの長所を組み合わせた量適なハードウェア・アーキテクチャの検討を行った.また,実現方式については,高解像度映像になるほどASICアプローチが有利となり,HDTV以上の品質でハードウェア規模はDSP方式よりも一桁以上小さくすることができることが明らかになった.

図表図1 ハイブリッド符号化によるコーデックモデルのブロック設計図 / 表1 ハイブリッド画像符号化による所要演算量

　以上の検討結果から,高解像度映像への拡張性を考慮したITU-T H.261符号化・復号器全体をASIC方式を基本に11種のチップによってVLSI化を行った.この中で,特に,高速処理と画質制御パラメータ調整上のフレキシビリティという課題を如何に両立するかに,本研究の主眼を置いた.

　動きベクトル検出演算は,表1からも明らかなように,所要演算量の大半を占める部分である.また,高画質化の点から,従来から考えられてきた簡易型探索手法ではなく,全探索手法を用いることが必要と考えられる.このため,処理量と使用する半導体プロセスとの関係から,ここでは16PE(プロセッサ・エレメント)による一次元シストリックアレイ構造とした.また,PEの演算を高速化し,かつブロック・パターン・マッチングの一致度を高めるために評価関数としては,絶対値差分総和を導入している.さらに各PEの出力結果を高速に逐次比較し,最も一致度の高い動きベクトルを選択するために,シフト転送逐次比較方式を新たに考案した.全探索手法を用い,かつ,30フレーム/秒の完全動画に対する同演算には.図1に示すように,動きベクトル演算部に密結合したキャッシュメモリの設計が必須となる.そこで,16×16画素のオリジナル・ブロック用キャッシュメモリ3面と,32×16画素の探索領域ブロック用キャッシュメモリ5面とを有する高速キャッシュ・メモリ・システムの設計を行った.

　符号量制御は,表1に示した中で,フレームレート制御,量子化・逆量子化,およびステップサイズ制御が主体である.ここでは,高速化と共に画質制御のためのパラメータ調整上のフレキシビリティの実現が,極めて重要である.そこで,2つのALUバスと,1クロックで動作可能な状態遷移制御器による高速処理アーキテクチャを考案し,また,除算のための逆数量子化テーブルと複数の量子化ステップテーブルを備えることによって,高速性とフレキシビリティとの両立性を実現した.

　ハフマン符号に基づく可変長符号化・復号は,基本的にはビット判定処理の集合によるコード変換であるが,ビット判定操作の集合を如何にして,効率的にワード単位処理として実現するかが課題である.そこで,図2のハフマン符号器のブロック図に示すように,論理回路で構成したハフマン・コード・アレイ(HCA).固定長符号器(FLC),およびワードシフトFIFOとを,状態遷移制御器によって制御する可変長/固定長のハイブリッド・アーキテクチャを考案し,1クロックでのワード単位処理を可能とした.ここで,ワードシフトFIFOは,クロスバー回路によって一連のビット列の中での可変長符号の先頭ポインタと,コード長を同時に1クロックで更新可能な専用回路である.ハフマン復号器も同様の考え方で実現可能であり,パレルシフターによって,1クロックでの先頭ポインタとコード長の同時更新を行っている.

図2 ハフマシ符号器のブロック構成図

　VLSI実装の上で,フォールト検出率の向上は重要課題である.本研究では,ハイブリッド画像符号化の中で圧縮率の点から最も重要なDCT/DCT^-1演算部を例に,フォールト検出率を向上させるために論理演算ブロックの分割と各ブロックの時間領域ステート分割を行い,各ステート毎の同期式テスト方式を考案し,約95%のフォールト検出率を実現した.

　最後に,本研究結果の高速処理アーキテクチャに基づくチップセットを世界初の完全VLSI化H1レートテレビ会議用コーデックとテレビ電話機能内蔵パーソナルコンピュータに適用し,システムレベルでの有効性を検証した.

　以上に述べたように,本研究は1987年から1991年にわたる郵政省案件基盤技術研究促進センター出資R&Dプロジェクトにおける研究活動とこれをもとにした応用開発が主たる内容である.さらに,本成果は,1993年から1998年に及ぶ同じく郵政省案件の高解像度映像とメディア統合化を対象とした継続研究プロジェクトによって継承されている.本研究は,ASIC方式による動画像符号化の有効性を,独自の高速処理アーキテクチャの考案とこれに基づくVLSI実装,さらに通信機,コンピュータ・システムへの適用によって確認したものであり,今後,益々,高度化が進むマルチメディア・システムにとって有用な工学的技術基盤を与えるものである.

　本論文は「マルチメディアのための動画像符号化高速処理アーキテクチャの研究」と題し、動画像を中心とするマルチメディア符号化のための高速処理アーキテクチャを提案し、そのVLSIによる実装、テレビ電話・会議などの符号化システムの開発へ至る一連の研究をまとめたものであって、7章からなる。

　第1章は「序論」であって、本研究の背景、必要性、目的、概要、および位置付けについて述べている。すなわち、本研究の目的は、超高解像度ディジタル映像システムにまで適用可能なマルチメディアのための動画像符号化高速処理アーキテクチャを提案し、そのアーキテクチャの妥当性をVLSI実装によって検証することにあるとし、また、メディア技術の歴史を概観して、本研究の位置づけを明らかにするとともに、論文の構成について説明している。

　第2章は「従来の研究」と題し、本研究で対象とするハイブリッド画像符号化における専用アーキテクチャ研究の重要性とその位置づけを明らかにすることを目的として、ハイブリッド符号化に関するアルゴリズム研究、アーキテクチャ研究の歴史的背景を詳しく解説している。すなわち、動画像のハイブリッド符号化に関しては、1970年代〜80年代前半はアルゴリズム研究の時代、80年代後半〜90年代は国際標準化と高速処理ハードウェア研究の時代であるとし、特に後半に関連する高速処理アーキテクチャ研究の歴史を、ディジタルシグナルプロセッサ、並列処理プロセッサ、専用型アーキテクチャに分けて論じている。

　第3章は「動画像符号化方式の概要及び伝送速度とメディアの関係」と題し、本研究で対象とする動画像符号化方式の概要を、通信用符号化(H.261、H.262)、放送用符号化(CMTT723、CMTT721)、蓄積用符号化(MPEG1、MPEG2)のそれぞれについて解説し、そこで必要とされる伝送速度と伝達メディアの関係について論じている。その結果、現在利用可能なディジタル情報メディアとしては、N-ISDNとCD-ROMがあるが、今後はマルチメディア符号化技術の発展に伴って、さらに高解像度・高画質の符号化の国際標準化が進展していくこと、従って将来のメディア技術の仕様は、このような符号化技術の発展段階を十分考慮した上で決定づけられていくであろうとの見通しを示している。

　第4章は「動画像符号化処理の概要と所要演算量・基本処理方式の検討」と題し、高速処理アーキテクチャの対象となる各種符号化処理の概要と、その基本処理方式について検討した結果を述べている。すなわち、ハイブリッド動画像符号化方式における符号化処理の大部分を占める動きベクトル検出、離散コサイン変換(DCT)、可変長符号化・復号のそれぞれについて、その処理の特徴をまとめるとともに所要演算量の算出を行っている。その結果、ディジタルシグナルプロセッサによるアプローチよりも、ASICによる専用アーキテクチャ処理が有利であることを示している。また、画質に影響するフレームレート制御、ステップサイズ制御も重要なアルゴリズム要素であるとしている。

　第5章は「動画像符号化の高速処理アーキテクチャとVLSI実装」と題し、ハイブリッド画像符号化のリアルタイム処理用高速処理アーキテクチャについて具体的に検討した結果とそのVLSIによる実装について述べている。すなわち、動きベクトル検出部、符号量制御部、ハフマン符号・復号部、およびDCT/逆DCT演算部のそれぞれについて、高速処理アーキテクチャの提案を具体的に行い、あわせてCMOS1mプロセスによるVLSIで実装した結果を示している。

　第6章は「マルチメディア符号化の応用」と題し、本研究の成果である高速処理アーキテクチャに基づくチップセットを、世界初の完全VLSI化テレビ会議コーデックとテレビ電話機能内蔵パーソナルコンピュータに適用し、システムレベルで有効性を検証した結果を述べている。

　第7章は「結論」であって、本研究の成果をまとめるとともに、今後の発展方向と課題について述べている。

　以上これを要するに本論文は、動画像符号化の国際標準方式であるハイブリッド符号化を対象として、独自の高速処理アーキテクチャを提案してVLSIで実装するとともに、テレビ会議システムやコンピュータシステムへ適用してその有効性を確認したものであって、今後ますます高度化が進むマルチメディアシステムに有用な工学的基盤を与え、電気通信工学の発展に寄与するところが大である。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。