マルチメディア通信の発展にともない通信の大容量化、伝送速度の高速化が進められ、次世代通信技術として、波長分割多重(Wavelength Division Multiplexing:WDM)など光の特性を生かした通信システムが研究され高機能モジュールが求められている。一方、交換システムにおいても高速処理化が望まれており、高速化、消費電力、データ転送能力など電子回路の本質に基づく課題を解決できる技術が望まれている。従来このようなシステム側の要求に基づき電気信号処理の一部を光信号処理に置き換える技術が模索されている。このような電気と光が混在する高機能サブシステムは、光半導体素子、光受動回路、電子回路を個々にモジュール化し光ファイバや同軸ケーブルでつなぐことにより構成されてきた。しかし高機能化、高密度化、製造コストの低減などの要求から光電子集積技術への期待が高まっている。そのような集積化へのアプローチとして大別するとハイブリッド集積技術、モノリシック集積技術があり、本論文ではハイブリッド集積技術を用いた高速化技術について研究を行った。

　本論文以前の従来技術について以下に述べる。まず光回路としては石英系光波回路(Planar Lightwave Circuit:PLC)が特性、信頼性ともに優れており受動回路として実績がある。さらにそのPLCに光半導体素子を高精度にハイブリッド実装する技術も実現されている。このようなPLCによる光回路機能と光素子搭載機能とを合わせもつ実装用基板をPLCプラットフォームと呼ぶ。しかしこのPLCプラットフォームは、高速電気配線機能を持たず高速モジュールに応用されていなかった。

　このPLCプラットフォーム上に高周波電気配線を形成しようとすると、基板として用いているSiの誘電損失が大きく、電気配線部の伝送損失が大きかったり素子搭載部での寄生容量が生じたりして、特性が劣化するという課題が存在した。ここでPLCプラットフォームにSi基板が用いられている理由は、PLCの基板として実績があり、また素子搭載部としてSi基板の高精度エッチング技術が用いられているためであり、PLCプラットフォームにSi基板は不可欠である。したがってPLCプラットフォーム上に、アルミナなどの絶縁体上に構築された高速電気配線技術をそのまま用いることができなかった。

　上記の課題を解決するため、本文では、電気配線部において、(1)数十ミクロンの厚い石英ガラスをバッファー層としてSi基板上に挿入してSi基板の影響を低減する、(2)Si基板の特性を改善することにより誘電損失を低減する、また素子搭載部において(3)寄生容量を低減するために新しい搭載構造を採用する、ことを行った。また光電子ハイブリッドモジュール技術は総合技術であり、高速電気配線技術以外にも、放熱特性、残留熱応力などの課題が存在する。それらについても定性的に問題のないことを確認した。そして以上の基盤技術を用いて、PLCプラットフォームが実際に10Gb/s級の高速モジュールに応用できることを確認した。

　まずPLCプラットフォームを高速モジュールに応用可能にするために必要な基盤技術について研究した。

　(1)電気配線部のコプレーナ線路(Coplanar Waveguide:CPW)について、石英系光導波路と同一の形成プロセスで形成可能な、石英ガラス厚膜を挿入する構造で誘電損失の大きいSi基板の影響を弱め伝送損失の低減を行った。その結果、厚さ30mの石英ガラス厚膜の挿入により、伝送損失を2GHzで1.0dB/cm以下に低減した。また特性インピーダンスについても、CPWのストリップ導体の幅wとギャップsとの比を変化させることにより、50を中心に制御・設計可能であることを確認した。

　(2)さらに電気配線部のCPWについて、Si基板の高抵抗化を行い伝送損失のより一層の低減を図った。まずSi基板の低抵抗化の原因が、光導波路の形成プロセスにおける熱履歴により生じた酸素サーマルドナーに起因することを明らかにした。そしてこのサーマルドナーを熱処理と急冷との組合せにより消滅させてSi基板を高抵抗化し、CPWの伝送損失を6GHzで0.5dB/cmまで低減した。このように10Gb/s級の高速モジュールに応用可能な低損失なCPWを実現した。

　(3)また電気配線部の高周波電気配線として、グランドを安定に確保できアレー配線、電源配線を含む回路への応用に優れ、Si基板の影響を受けない薄膜型マイクロストリップ線路(Thin Film Mictostrip Line:TFMS)の形成・評価を行った。その結果、特性インピーダンスを50を中心に幅広く制御でき、また伝送損失が6GHzで0.7dB/cmまで低減できるという結果を得た。このように10Gb/s級の高速モジュールに応用可能な低損失なTFMSを実現した。

　(4)PLCプラットフォームの素子搭載部として、寄生容量を低減した、高周波に対応可能な型の素子搭載部の提案と実現を行った。具体的には電極にAuSn半田バンプを用い、これをアンダークラッド上に移しSiテラスと分離させた。この構造で電気的な接続を実現するためには、調心後に電極を膨らませる必要がある。これに対してAuSn半田バンプがリフロー時に表面張力によりボールアップする現象を用いた。そして実際に光素子を強く接続固定できることを確認した。

　(5)以上の各電気配線の実験値をシミュレーションの結果と合わせより一般化して各高周波配線の設計指針、性能限界について見積もり、PLCプラットフォーム固有の問題であるSi基板の誘電損失の影響が除かれていることを確認した。そして各々の電気配線の適用領域を明らかにして、PLCプラットフォーム上の電気配線の設計論について述べた。さらにマイクロ波集積回路、光モノリシック集積回路と比較してPLCプラットフォームの特徴について考察し将来像について述べた。

　つぎに上記の基盤技術を用いて実際にモジュールを製作しPLCプラットフォームを高速モジュールに応用可能なことを確認した。ただしハイブリッド集積技術は総合技術であり、上記の基盤技術以外にも、光素子の放熱特性、半田バンプからの残留熱応力など考慮すべき課題が存在する。まずこれら残された課題について述べ、従来の報告からの考察などにより問題のないことを定性的に確認した。

　(6)2.5Gb/sで動作可能な光電子ハイブリッド集積送信モジュールの製作を行った。ここで電気配線部に石英ガラス厚膜を挿入したCPWを、素子搭載部に従来の薄膜電極型のSiテラスを用いた。そして半導体レーザ(Laser Diode:LD)素子には周波数帯域が8GHz以上のFabry-Perot型のものを用い、LDドライバICには5Gb/sまでの高速動作が可能なGaAs-MESFET(Metal-Semiconductor Field Effect Transistor)を用いた。パッケージ化したモジュールは2.5Gb/sで良好な動作特性を示し、PLCプラットフォームが実際に2.5Gb/s級の高速光送信モジュールに応用可能なことが示された。

　(7)次に2チャンネルアレーのOEIC(Optoelectronic Integrated Circuit)受光素子をPLCプラットフォーム上に実装して、10Gb/sで動作可能な受信器アレーモジュールを製作した。PLCプラットフォームの素子搭載部にはAuSn半田バンプ採用、高周波対応素子搭載部を用い、またOEIC素子の電源配線には2層の電極構造を持つ低インピーダンスな電源配線を用いた。この受信器アレーモジュールは8GHzの周波数帯域を持ち、搭載した素子の周波数特性を劣化させないことが示された。このようにPLCプラットフォームを10Gb/sの高速動作モジュールに応用できることを確認した。

　さらに電気配線部に長さ50mmのCPWを用いたLDサブモジュール、長さ50mmのTFMSを用いたLDサブモジュールの製作・評価を各々行った。そして10Gb/sの高速動作に必要な帯域を確保していることを確認した。

　本論文で実現したPLCプラットフォームを用いた高速光電子ハイブリッド集積技術は、将来的な光電子集積回路の基本的な要素を含んでおり、従来の電子回路と光信号処理とを融合する技術として今後の発展が期待される。