電界効果トランジスタ(FET)の高性能化は、活性層を素子耐圧の許される範囲において高濃度・薄層化することと、電子の飽和速度の大きい材料をチャンネル層に適用することによりなされる。ヘテロ構造FETの代表であるn型AlGaAs/GaAsの単一ヘテロ構造を用いた高電子移動度トランジスタ(HEMT)は、高濃度・薄層化されたAlGaAs電子供給層を用いるので、ゲート長とゲート電極からチャンネルに溜まる二次元電子ガスまでの距離の比(アスペクト比)を大きくできる。このため、GaAs MESFETに比べて高い相互コンダクタンス(g_m)が得られ、短ゲート長のFETでもショートチャンネル効果が現れにくいという特徴を有する。しかしながら、従来のHEMTには、ヘテロ界面に溜まる二次元電子ガスの濃度が1.5×10¹²/cm²程度と低いことや電子のヘテロ界面近傍への閉じ込め効果が十分でないという課題があった。本論文は、ダブルヘテロ構造における電子輸送特性とFETの高性能化を主題として、従来構造のHEMTの上記課題を改善すべく、高濃度・薄層化に適した新規なヘテロ構造の提案を行い、それらを実現するための分子線エピタキシー(MBE)法による結晶成長技術、作製したヘテロ構造における電子状態と電子輸送特性の解析、FETの作製と基本特性の解析、素子の高周波化に必要な微細ゲート形成プロセス技術およびダブルヘテロ構造FETの具体的応用についての研究成果をまとめたものである。

　まずはじめに、従来のHEMTに比べてチャンネル電子濃度を2倍に向上し、電子を量子井戸に効果的に閉じ込めることのできるAlGaAs/GaAs系選択ドープダブルヘテロ(SDDH)構造を提案し、この構造のMBE成長と電気的性質についての検討を行った。SDDH構造はAlGaAs上にGaAsが形成された、いわゆる逆ヘテロ界面を有し、高移動度を得ることは難しいとされていたが、MBE成長時の基板温度を530℃付近に低く設定することにより、移動度が飛躍的に改善されることを見出した。また、従来用いられていた高い基板温度での移動度の低下は、基板側n型AlGaAs層に添加したSiの分布広がりによることを、二次イオン質量分析法を用い、AlHの信号成分を除去することにより明らかにした。

　SDDH構造における移動度の構造依存性を検討した結果、77Kの移動度を向上させるためには、スペーサ層を厚くすることは効果的ではなく、比較的薄い最適なスペーサ層厚が存在すること、特定の量子井戸幅以上で77Kの移動度が顕著に低下することを見出した。一方、室温での導電率を重視した高電子濃度の構造では、20〜50Åのスペーサ層厚が適しており、室温で6400cm²/Vsの高移動度と単一ヘテロ構造の2倍に相当する2.8×10¹²/cm²の電子濃度を実現できた。

　上述した移動度の構造依存性を理解するため、ヘテロ構造における電子状態と移動度を求める計算プログラムを作成し、実験データの解析を行った。まず、FET構造を用いてサブバンド構造のゲート電圧による変化を、磁気抵抗振動の測定と計算により明らかにし、両者の良好な一致を見た。移動度のゲート電圧・量子井戸幅依存性について計算解析を行ったところ、電子濃度あるいは量子井戸幅の増加に伴って低温での移動度が特定の電子濃度または量子井戸幅を越える領域で顕著に減少する現象は、電子輸送がシングルサブバンドからダブルサブバンドのモードに変化することにより生じることが明らかとなった。さらに、最適条件で作製されたSDDH構造における移動度は、基板側の電子供給層に添加したSiの分布広がりを40Å/decの傾きを持つ指数関数テールで表わし、かつ濃度として5×10¹⁵〜1×10¹⁶/cm³の背景電荷を仮定することにより定量的に説明でき、この高濃度の背景電荷が厚いスペーサ層を用いた構造における移動度の上限を決定していることがわかった。

　次に、高電子濃度のSDDH構造を用いて、ゲート長1mの実用的なFETを作製し、特性の評価と解析を行った。まず、SDDH FETが一般的にHEMTよりも高い電流駆動能力に加えて高い相互コンダクタンス(g_m)を示し、最大500mS/mmという高いg_mが得られることを示した。SDDH FET特性の計算解析では、最大g_mとその時のドレイン電流値について実験との良好な一致を得るとともに、ゲート長が1m程度と長い場合にはSDDH FETの方がチャンネルの電子濃度が高いため本質的に単一ヘテロ構造のHEMTよりも高い最大g_mを与え、その時のドレイン電流はHEMTの場合の約2倍であることを明らかにした。さらに、ゲート容量の寄生成分低減の観点から基板側電子供給層の厚さについて設計指針を与えた。

　電子濃度をさらに高めるための材料的なアプローチとして、チャンネルにGaAsと格子定数の異なるInGaAsの薄層を適用したAlGaAs/InGaAs系スードモルフィックダブルヘテロ構造に着目し、この系のMBE成長とそのデバイス応用について検討を行った。まず、この系の最適なMBE成長基板温度が450〜530℃と広範囲であること、高い基板温度ではInの取り込み効率が低下し結晶性を劣化させること、InGaAsの組成と臨界膜厚はMatthewsらの理論式で良く予測されることを明らかにした。高濃度薄層化したスードモルフィックSDDH(PSDDH)構造では4×10¹²/cm²にまで電子濃度を向上でき、シート抵抗として260/□を得た。移動度の量子井戸幅依存性については、AlGaAs/GaAs系SDDH構造と同様の実験と解析を行い、PSDDH構造でも量子井戸幅の増加に伴って、シングルサブバンドからダブルサブバンドへの電子輸送モードの変化に伴う移動度の顕著な減少が生じることを明らかにした。

　スードモルフィックInGaAsを用いた新規なデバイス構造としては、表面側のAlGaAs層のAlAs組成比を基板側よりも小さくした非対称バリア構造PSDDH FETと、従来のPSDDH構造を厚いGaAsバッファー層上に形成すると共に、基板側AlGaAs層を電子供給層を含めて100Å程度にまで薄層化した二重量子井戸構造FET(DQW型PSDDH FET)の二種類を提案した。非対称バリア構造のPSDDH FETでは、表面側のAlGaAs電子供給層に電流を積極的に流すことにより、広いゲート電圧の範囲で高いg_mを得ることができ、1mゲートのFETにおいて600mA/mmの高電流密度が得られた。DQW型PSDDH FETでは、基板側AlGaAs電子供給層厚を最適化することにより、0.2mゲートのFETで900mA/mmの高電流密度、965mS/mmの高g_m、80GHzの高い電流利得遮断周波数を得た。一方、低雑音FETについては、SiN膜多重堆積法による微細ゲート加工技術を用い、0.2mゲートのスードモルフィックHEMT(PHEMT)により12GHzでの最小雑音指数0.54dB、付随利得11.4dBの良好な特性を得た。0.2mゲートDQW型PSDDH FETは雑音指数においてPHEMTに0.1〜0.15dB劣るものの良好な雑音特性を示すことを明らかにした。

　高周波特性に優れるInP系InGaAs/InAlAsヘテロ構造をより安価で強度に優れるGaAs基板上に実現するための結晶成長法について次に検討を行った。バッファー層のInAs組成を0から所望の組成値まで徐々に変化させる、グレーディッドバッファー層を400℃程度の低温で形成する方法が高移動度を得るのに有効であることを見出し、これにより世界で初めて10⁴cm²/Vsを超える室温電子移動度を達成した。FETへの応用にはワイドギャップのバッファー層を適用することと、成長中断による不純物の混入を防止することが重要であることを示し、InAlAsグレーディッドバッファー層を用い、かつ活性層を含めて低温成長することにより、ピンチオフ特性に優れかつドレイン電流-電圧特性にキンクの無い良好な特性のFETを得ることができた。

　最後に、スードモルフィックヘテロ構造FETの具体的な各種応用についてまとめた。まず携帯電話のパワーデバイスとしてPSDDH FETがMESFETよりも基本的に優れたパワー特性を示すばかりでなく正電源動作のパワーデバイスとしての能力を十分備えていることを示した。PSDDHFETは、優れた低歪み特性に加えて高利得、低雑音特性を示し、光加入者系などの多チャンネル伝送システムに用いられる広帯域増幅器に有用であることを示した。ミリ波応用では、0.1mのゲート長を実現するためのi線露光による新規なプロセス技術を考案し、これを用いて作製したドープPHEMTにおいて最大発振周波数として178GHzを得た。また、ドープPHEMTをフリップチップ実装を用いた新概念のミリ波ICに適用し、50GHz帯増幅器および30GHz帯ダウンコンバータにおいて実用レベルの特性を得た。

　このように、ダブルヘテロ構造FETは、21世紀に本格化するマルチメディア時代をひかえて、現在活発な開発が進められている携帯情報端末の分野をはじめ、将来の高速・大容量情報伝送の中核をなす光通信やミリ波通信分野でのキーデバイスとしての能力を有しており、今後その本格的な量産の時代を迎えるものと期待される。

　AlGaAsとGaAsなど異種類の半導体からなるヘテロ構造は、高速トランジスタや高性能レーザなど各種のデバイスの実現に不可欠の役割を果たしている。特に化合物半導体の高い電子移動度を活かした種々のヘテロ構造FETは、通信用の高速素子として極めて重要である。本論文は、ヘテロ構造FETの高性能化の一手段として、伝導チャネルの上下を障壁物質で挟んだダブルヘテロ(DH)構造を活用する試みに関する研究を記したものである。ことに、各種のヘテロ構造の提案とその形成法、チャネル内の電子状態と輸送特性、DH形FETの特性評価に関する一連の研究をまとめたものであり、全8章からなる。

　第1章は序論であり、本研究の背景として、分子線エピタキシー(MBE)法によるヘテロ構造の形成原理や高電子移動度トランジスタ(HEMT)の特色などを記すとともに、本研究の目的と意義を述べている。

　第2章では障壁層のみにドナーを選択的にドープ(SD)した単一ヘテロ接合(SH)構造と、これを用いたHEMTにおいてチャネルに蓄積できる電子の密度N_sに上限のあることを指摘し、ダブルヘテロ(DH)構造を用いるとこの上限が2倍に向上し、ソース抵抗やドレインコンダクタンスの低減できることを示している。また、AlGaAs/GaAs系の材料でSD-DH構造をMBE法で形成し、その構造パラメータと電気特性について述べている。さらに、SD-DH構造を利用したFETを提案・試作し、その動作特性・移動度の特色・電子速度の電界依存性などについて論じている。

　第3章では、SD-DH構造構造における電子状態と移動度に関する実験・理論両面からの研究が記されている。特に、SD-DH構造の磁気抵抗振動の測定・解析で電子状態を決定し、自己無撞着計算との対比により、サブバンド構造のゲート電圧依存性を明らかにしている。また、電子の移動度とサブバンド構造や背景不純物との関連を理論・実験の両面から検討し、サブバンド間散乱の役割なども明らかにしている。

　第4章では、ゲートの長さ1mのAlGaAs/GaAs系SD-DH FETを試作し、そのDC特性を調べて、HEMTと対比している。特に、相互コンダクタンスgmの最大値g_m(max)のしきい値電圧への依存性などを調べ、SD-DH FETはHEMTに対して約2倍の電流駆動力を持つとともに、より高いg_m(max)を与え、500mS/mmにも達することを示している。さらに、ゲート容量の低減を図るには基板側の電子供給層の最適化の要ることも指摘している。

　第5章では、低雑音FETへの応用を目指したAlGaAs/InGaAs系の歪み入りスードモルフィク(pseudo-morphic)形のP-HEMTとP-SD-DH FETについて述べている。特に、成長時の基板温度と電気特性との関連や、臨界膜厚とInAs組成との関連、電子の閉じ込めと障壁組成との間連などについて述べた後に、チャネルの両側の障壁の高さを非対称にしたP-SD-DH FETや二重電子井戸(DQW)構造を用いたP-SD-DH FETを提案して、試作及び特性評価を行っている。

　第6章では、優れた高周波特性の達成出来るInP基板と格子整合するInGaAs/InAlAsヘテロ構造FETを、InP基板上ではなく、より安価で堅固なGaAs基板上に実現するための研究が記されている。特に、格子定数の違いに伴う歪みの緩和には、InGaAsやInAlAs内のInの組成を徐々に変化させたグレイデド・バッファ層を低温で成長することが有効であることを示し、室温で10⁴cm²/Vsを越す移動度を持つチャネルのInGaAs/InAlAs HEMTを実現している。

　第7章では、今後広い応用の期待される種々のスードモルフィック形ヘテロ構造FETについて述べている。まず、携帯電話用のパワーFETの分野では、P-SD-DH FETが通常のMES(金属半導体)接合を用いたFETよりも優れたg_m特性を示すだけでなく、正電源のみで動作できる利点を備えていることを示している。また、光加入者系の構成に必要な低歪み増幅素子としては、チャネルにドープしたInGaAsヘテロ構造FETが利得・雑音・歪特性の面でMESFETをはるかに凌ぐことを示した。またミリ波応用では、電子ビーム露光を用いずに、0.1m長のゲートを形成する技術を開発し、これを用いてデルタドープP-HEMT作成し、優れた特性のミリ波ICを実現している。

　第8章では、本論文の主要な結論を示すとともに、ヘテロ構造FETの応用を展望している。

　以上これを要約するに、本論文は通信用の高速素子として重要なヘテロ構造FETについて、その特性の支配要因や電子伝導特性を調べ、ダブルヘテロ構造の採用が電流駆動力などの素子特性を顕著に向上させることを実証するとともに、携帯電話用高性能パワーFETなどの素子の開発と実現に応用したもので、電子工学に貢献するところが少なくない。よって、本論文は博士(工学)の学位請求論文として合格と認められる。