光の超広帯域性を利用した光通信は、半導体レーザと低損失石英系光ファイバの出現により目覚ましい発展を遂げてきた。現在までに、同期ディジタルハイアラーキ(SDH:Synchronous Digital Hierarchy)に基づいた2.488Gbit/s伝送方式(FTM-2.4G)が商用化されている。電話主体の現在の情報量に対しては十分なネットワーク容量を有しているが、動画像伝送も含めた将来のマルチメディアサービスをサポートするためには更なるスループットの向上が必要である。つい最近日本電信電話(NTT)は、「10Mビットを1秒で送るマルチメディア・ネットワーク・サービスを2005年までに月額1万円程度のコストで実現するための研究開発」を提案した。このためには、電話の速度64kbit/sと比較して、10Mbit/sで156倍、さらに高精彩画像伝送まで視野に入れると、約3桁高いネットワークのスループットが必要となる。現在の電話と同程度の料金であること、NTTの電力使用量が日本全体の0.5%であり将来のエネルギー問題の観点からこれ以上の電力消費は許されないことを考慮すると、2-3桁低エネルギーな通信機器を来世紀初頭までに実用化することを意味する。このため、光領域での波長分割多重(WDM:Wavelength Division Multiplexing)あるいは時分割多重(TDM:Time Division Multiplexing)によるテラビット通信を目指した研究、ならびに、マルチメディアという多様なサービスを効率的に提供できるネットワークとしての全光化WDMネットワークを目指した研究が盛んに行われている。しかしながら現状では、電子デバイスより優れた光メモリあるいは光フリップフロップが存在しないため、全光化は困難であり電子デバイスが不可欠である。既存の動作原理に基づく電子デバイスでは1Tbit/sの動作速度を実現することは困難であるから、最終的には光領域で多重化する方法が採られるが、この場合においても電子デバイスの低エネルギー化は避けて通れないものである。

　以上のような背景に立って本研究は、光通信用中間中継装置および端局装置のフロントエンドに使用される受信回路について、商用化されている受信回路と比較して2-3桁の低エネルギー化を実現するために必要なデバイスおよび回路構成を明らかにすることを目的とする。この目的を達成するために解決すべき課題を整理すると以下のようになる。

　(1)光通信用受光デバイスとして有望な金属-半導体-金属構造フォトディテクタ(MSM-PD:Metal-Semiconductor-Metal Photodetector)の理論解析は十分に確立されておらず、高速化に対するデバイス設計指針あるいは速度性能限界についての予測は必ずしも明確とはなっていない。

　(2)10Gbit/sを越える周波数領域において、集積回路チップのみならず、パッケージ実装に付随する寄生容量および寄生インダクタンスの影響をも考慮した高利得、広帯域増幅器モジュール設計法を明らかにする必要がある。

　(3)電子回路の動作速度とデバイス性能の関係を明らかにする手法として、デバイスの等価回路パラメータを変化させて回路シミュレーションを行うというアプローチが採られてきた。しかしながら、これらのパラメータの間には相関があり、相関まで厳密に押えて議論することはかなり困難であり、見通しの良いものではない。このため、電子回路の動作速度限界がどこにあるのかという、将来の通信ネットワークを考える上で重要な問題に対する答えが必ずしも明確ではない。

　(4)光伝送システム設計において重要な設計項目である光デバイスの波長チャーピングと光ファイバの波長分散に伴う伝送波形歪およびデバイス雑音を考慮した時間領域大信号解析手法は提案されていない。将来の光ネットワークを詳細に設計するために、より汎用的なツールを提供する必要がある。

　(5)受信系光電子集積回路(OEIC:Optoelectronic Integrated Circuit)は受光デバイスと前置増幅器の集積化に留まり、その性能もハイブリッド回路の性能より劣っている。超高速領域では寄生効果によりハイブリッド回路の性能向上が飽和する可能性があり、何らかのブレークスルーによりOEICの速度性能を飛躍的に向上させる必要がある。

　上記課題を解決するために本研究では「受光デバイスも含めた受信回路をモノリシック集積化することにより、その高速化、低消費電力化を達成する」という基本アプローチを採ることとする。その理由は、光ファイバ増幅器の発展により受信感度に対する要求が緩和されており高速化の観点から電子デバイス製造工程に整合した受信OEICが優れていること、従来の化合物半導体高速集積回路の低エネルギー化を制限している最大の要因は低インピーダンスのチップ間インターフェースにあると考えられること、である。

　本論文は以下の6章で構成されている。

　第1章 序論

　第2章 受光デバイスの高速化設計

　第3章 受信用集積回路の高性能化設計

　第4章 光電子混在回路シミュレーション手法

　第5章 集積化受光回路の高速化設計

　第6章 結論と将来展望

　第1章では、光通信の大容量化の歴史および光通信用装置に使用される受信回路に関する研究の歴史を概観し、筆者が本研究に着手した背景を明らかにする。さらに、本研究の目的を示し、その意義を明確にする。

　第2章では、電子デバイス製造工程との整合性が比較的良いMSM-PDの高速化デバイス設計について主に理論解析をもとに議論する。対象とする時間精度に応じた流体モデルと粒子モデルの2つの手法に基づく数値計算プログラムを作成し、MSM-PDの動作機構の把握を行うとともに高速化のためのデバイス構造を示す。

　第3章では、受信回路のうち電子デバイスにより構成される集積回路の高性能化について議論する。まず、10Gbit/s増幅器モジュールを実現するために、パッケージ実装に付随する寄生容量および寄生インダクタンスを考慮に入れた安定性解析に基づく増幅回路とパッケージの一括設計法を明らかにする。次に、10Gbit/s以上の高速化を目指して、受信回路の基本要素であるベースバンド増幅器および識別器の動作速度とデバイス性能(電流利得遮断周波数と最大発振周波数)との関係を明確化する。これらの結果をもとに、商用化されている受信回路と比較して2-3桁低エネルギーな受信回路の実現を目指すためにはモノリシック集積化が必要であることを指摘する。さらに、高速化、低電力化に適したInP/InGaAsダブルヘテロ接合バイポーラトランジスタ(DHBT:Double-Heterojunction Bipolar Transistor)を用いて、前置増幅器、自動オフセット調整回路、後置増幅器、位相同期ループによるタイミング抽出回路、識別器から構成された3R機能回路を試作し、2.4Gbit/sハイブリッド型3R機能回路と比較して約2桁の低エネルギー化が可能であることを示す。

　第4章では、光デバイスと電子デバイスが混在する回路を詳細に設計するためのツール開発を目的として光電子混在回路シミュレーション手法について議論する。能動デバイスおよび抵抗に時間領域雑音源を導入し、光ファイバ等のモデルとともに市販の混合モードシミュレータにインプリメントする。実験とシミュレーションとの比較によりシミュレーション手法の妥当性を検証する。

　第5章では、InP/InGaAs HBT製造工程で作製できる長波長pin-PD/HBT構成の集積化受光回路の研究を行う。最初に、InP/InGaAsシングルヘテロ接合バイポーラトランジスタ(SHBT:Single-Heterojunction Bipolar Transistor)のベースーコレクタ層を利用したpin-PDとSHBTによる前置増幅器から成る集積化受光回路の課題を指摘する。次に、この課題を解決するためにダブルヘテロ接合化した構造を提案し、その高速性を示すとともに、集積化受光回路の動作速度を最大にする最適なコレクタ層の厚さを明確化する。最後に、最適なコレクタ層の厚さを有する集積化受光回路により40Gbit/s動作の可能性を示す。

　第6章では、本研究で得られた成果と到達点ならびに超高速集積回路に関する最近の成果を踏まえて、さらなる低エネルギー化ための展望を述べる。

　本論文は「高性能光通信用受信回路の設計に関する研究」と題し、光通信用受光回路およびそれに続く光通信用増幅回路の高性能化に関する研究をまとめたのもで、本文6章と関連付録より構成されている。

　第1章は序論であって本研究の技術的背景である光ファイバー通信、光伝送方式および光受信回路研究の歴史と従来の成果について述べ、本論文の目的と課題を述べている。

　第2章は「受光デバイスの高速化設計」と題し、金属-セミコンダクタ-金属型フォトディテクタ(MSM-PD)の最適設計について研究している。MSM-PDの動作原理である電磁界およびキャリアの基本方程式を定式化し、流体モデルによる数値解析と粒子モデルによる数値解析を用いてGaAsおよびInGaAsのMSM-PDの高速動作を実現するための設計指針とスケーリング効果について明らかにしている。特にGaAsのMSM-PDでは電界一定のスケーリングで良いのに対し、障壁増強層を有するInGaAsのMSM-PDでは電圧一定のスケーリングが有効であり、電極間隔を1/4ミクロン程度にすることで50GHz以上の帯域の実現が期待できることを明らかにしている。

　第3章は「受信用集積回路の高性能化設計」と題し、10Gbit/s等化増幅回路の設計法と実装技術に関し研究している。寄生容量と寄生インダクタンスを考慮した安定性解析を基本とする増幅回路設計および実装設計の一括設計手法を提案し、等化増幅回路モジュールの試作実験を通してその有効性と実用性を実証している。さらにデバイスの性能指数とベースバンド増幅器および識別器の動作性能との関係を明らかにし、D型フリップフロップおよびAlGaAs/GaAsヘテロ接合バイポーラトランジスタ技術によるベースバンド増幅器の試作実験を通してその有効性を実証している。また低消費電力化についても検討し、InP/InGaAsダブルヘテロ接合バイポーラトランジスタを用いたモノリシック集積回路化により、従来のハイブリッドモジュールにくらべ速度性能と消費電力をともに1桁程度改善できることを示している。

　第4章は「光電子混合回路シミュレーション」と題し、光デバイスと電子回路を一括してシミュレーションするための手法について研究している。半導体レーザダイオード、受光デバイス、電界効果トランジスタ、バイポーラトランジスタ、光ファイバ、光変調器、時間領域雑音源等のデバイスモデルを定式化し、次にこれらを市販の混合モードシミュレータ(SABER)に組み込む手法で目的のシミュレータを実現している。これを用いてGaAsMESFET増幅器とpin型フォトディテクタ(pin-PD)から構成した実際の光電子混合回路をシミュレーションし、実験データと比較することでモデルの妥当性とシミュレーション評価の有効性を検証している。

　第5章は「集積化受光回路の高速化設計」と題し、電子デバイスプロセスとの両立性の高いInP/InGaAsヘテロ接合バイポーラ集積回路技術を用いて、pin-PDとヘテロ接合バイポーラトランジスタ(HBP)による長波長系の集積化受光回路の高速化が実現できることを示している。まず受光素子としてpin-PDを用いる方式とHBTを受光デバイスとして用いる方式(HPT)との優劣を解析的に検討しpin-PDが有利であることを示している。次にホモ接合のpin-PDではサブコレクタ内の正孔拡散により帯域が制限され40GHz以上の帯域を実現することが困難であることを解析的に示し、ダブルヘテロ接合化による高速化の必要性を明らかにしている。さらに集積化受光回路の動作速度を最大とするコレクタ厚みが200ないし300nmであることを示し、ダブルヘテロ接合によるpin-PDとHBTによる集積化受光回路で最終的に40GHzの高速性能が実現可能であることを示している。

　第6章は結論と将来展望であり本論文の成果をまとめるとともに、微細化の進展によりさらに高性能化と低消費電力化が可能であることを展望している。

　以上要するに、本論文は光通信用高速受光回路とそれに接続される高速増幅回路の設計手法、設計評価に用いるための光電子混合回路シミュレーション手法、および回路の高速化と低消費電力化のための集積化設計の指針を明らかにし、受光回路および増幅回路の試作実験をとおして具体的にこれらの有効性を実証したもので電子工学の発展に貢献するところが少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。