携帯電話に代表される無線通信のパーソナル化が急速に進む中で、最近は、10GHz以上の周波数帯域を使った動画像対応携帯無線通信システムの検討が開始されている。また、通信装置の中でも特に高速性が要求される基幹系光ファイバ通信では、10Gbps通信が実用化され、40Gbps通信に向けたICの開発が各所で精力的に進められている。これら超高速通信システムにおいても低消費電力化は重要で、GaAsICのもつ高速領域での低消費電力性能が注目されている。本研究は、GaAsICの高速低消費電力化に必要なデバイス性能と回路構成の関係を明らかにするとともに、高速性能を犠牲にすることなく低消費電力化する設計指針を得ることを目的として、DCFL(Direct-coupled FET Logic)回路の低電圧駆動による低消費電力化を解析的及び実験的に示し、新規高性能フリップフロップの提案及びICの試作による実証を行った結果を纏めたものである。また、電源電圧をさらに低減する場合に問題となる温度変動に対する雑音余裕度確保に向けた補償技術や、素子特性変動が高速性能及び消費電力に及ぼす影響を低減する技術に関して検討した結果について述べた。以下、本研究の内容を概説する。

　本研究では、先ず、高電子移動度を有するGaAsHJFET(Heterojunction FET)を用いたDCFL回路が、1V以下の低電圧駆動時にも高速性能を維持可能であり、消費電力を低減できることを解析式から示し、0.25mゲート長GaAsHJFETを用いたDCFL回路が0.6V程度の超低電圧駆動時でも高速動作可能であることを示した。次に、通信用ICの基本回路であるDFFの低電圧駆動時の速度及び消費電力を解析的に考察した。導出した解析式は、10GHz以上の高速信号を扱うことを考えて正弦波入力時のDFFの動作速度及び消費電力を求めたもので、回路構成の違い、レイアウト上の寄生配線容量の違い、消費電力の違い、入力信号の波形の違いを含んだ統一的な議論が可能であり、これまでのDFFの動作速度の経験式では、不明確であった高速・低消費電力化の設計指針を明らかにした。解析式から、正弦波入力時のDFFの動作速度は電流遮断周波数f_Tに比例し、クリティカルパス段数n_Gが小さい領域ではファンアウトn_FO低減が動作速度向上に効果的であることを示した。また、本解析式を基に、動作速度及び消費電力を規格化した計算値をこれまで報告された各種DFFの実測値と比較し、FET性能や回路構成が違う回路であっても、動作速度及び消費電力の実測値を良く予測出来ることを示した。

　次に、従来DFFの低電圧駆動に於ける問題点を解決するために先ず、トライステートドライバ回路を用いた低電圧駆動フリップフロップTD-FF(Tri-state Driver Flip-flop)を考案した。本回路は、クリティカルパス段数が2と小さく、プッシュプル回路の高い駆動能力により、ファンアウトが大きい場合にも高速動作可能である。TD-FFを試作評価した結果、電源電圧を2Vから0.6Vまで低減すると消費電力は1/6に低減できる一方で、動作速度はほぼ一定であることを確認した。0.6Vにおける動作速度は10Gbps、消費電力は18mWで、この消費電力は当時の同一速度を有する回路の1/5以下であることを示した。次に、クリティカルパス段数を差動回路構成DFFと同じ1段まで低減し、しかもDCFL回路のもつ低電圧下での高速性能を維持するために擬似差動動作する回路QD-FF(Quasi-differential Switch Flip-flop)を考案した。QD-FFを試作評価した結果、0.6V電源に於いて10Gbps動作を、報告されているDFFの最小値の1/3の消費電力2.8mWで実現することが出来た。さらに、本回路による1/2分周器は16GHz動作を2.4mWの低消費電力で実現した。次に、QD-FFを基本とした256/258可変分周器を設計し、入力回路には低電圧駆動時でも単相信号から両相信号を生成することが出来る回路SCC(Source-coupled Push-pull Circuit)を考案した。試作評価の結果、本分周器は動作周波数14.5GHz、消費電力22mWの性能を示した。この消費電力は従来報告された同一機能を有する分周器の1/100である。

　さらに、0.5V以下の低駆動電圧で動作させるDCFL回路の温度に対する雑音余裕度確保を確保する回路手法を検討した。先ず、DCFL回路の温度変化に対する遅延時間及び雑音余裕度の変化の測定結果を述べ、従来報告されていた基板電位印加手法では、サブスレシュホールド特性の傾きが温度で変化するために温度変動に対する補償が出来ないことを示した。次に、基板電位印加によるDCFL回路の温度補償を考えるにあたり、p型GaAs基板上に形成したGaAsFETのしきい値の基板電位依存性を解析し、この結果を基に、しきい値電圧の温度変動を補償する新規回路として、転送曲線の傾き-1の点を制御する手法を考案した。本手法では、DCFLインバータの入出力端子を短絡した構成からDCFL回路の遷移点を検出し、その遷移点が制御対象となるDCFLゲート回路転送曲線の傾き-1の点となるようにゲート幅比を設計し、遷移点が室温時と同じ値となるように基板電位をOPアンプから出力するものである。本手法を用いた実験の結果、30℃から130℃までの温度範囲で雑音余裕度を一定に保つことが出来、この時の遅延時間の温度変動の係数は+0.19%/℃と小さいことを示した。本手法を用いることで、0.5V以下の電源電圧でも温度変化に対する動作余裕度の確保が可能となる。

　最後に、1段で複合ゲート回路が構成できることや、入力容量が小さいことで高速動作可能なSCFL(Source-coupled FET Logic)回路を用いたGaAs-DFFICの動作速度及び消費電力に素子変動が及ぼす影響を解析的に初めて明らかにした。導出した解析式はしきい値電圧のばらつきによる振幅変動を考慮しており、しきい値の変動が動作速度及び消費電力に及ぼす影響を定量的に議論できる。解析式から、SCFL-DFFは、素子の電流遮断周波数f_Tの約1/3程度まで動作が可能であり、また、素子変動が大きい場合には、バイアス電流を増加させる必要があり、結果的に消費電力が増大することも明らかにした。また、素子変動に対して、DFFを高速化する回路パラメータの最適設計値も、本解析式から求められる。本解析式の計算結果は、報告されたf_T及び_Vtに対して、その最大動作速度の実測値との関係をよく説明出来ることを示した。さらに、変動に対する対策として光通信用前置増幅器ICをとりあげ、ダイナミックレンジ拡大とトランスインピーダンス利得向上のための方策としてカスコード接続SCFL回路を導入し、その参照電圧発生部に積分回路を導入したことを示した。これにより、入力電流の変動による電位変動を補償して安定動作が可能となる。また、この回路はしきい値電圧のばらつきによる電位変動も補償出来る。評価した前置増幅器ICは、帯域10GHz、トランスインピーダンス利得52dB、消費電力370mWの性能を示し、この消費電力は、報告されているトランスインピーダンス型差動出力前置増幅器ICの最小値であることを示した。

　本論文は「高速低消費電力GaAsFET集積回路設計技術に関する研究」と題し、光ファイバー通信システムや超高周波無線通信システムに主として用いるGaAsFET集積回路の低消費電力化および高性能化に関する研究をまとめたのもで、6章より構成されている。

　第1章は序論であって本研究の歴史的背景、シリコン集積回路技術との比較、光ファイバーシステムや無線システムでの要求条件を述べ、本論文の目的と意義を明らかにしている。

　第2章は「低電圧駆動によるGaAsICの低消費電力化」と題し、GaAsヘテロ接合FETを用いたDCFL型回路が0.6V電圧駆動時にも高速性能を失わないことを実験および解析的に明らかにしている.まず低電圧駆動時のGaAsFETによるDCFL型回路の利点の遅延時間解析と消費電力解析を行い、シリコン微細MOS回路に比較して低電圧条件での優位性を示し、0.25umY型ゲートによる試作実験により実証している。さらにフリップフロップ回路について高周波において実際の条件に近い正弦波信号入力を仮定した動作解析を行い、FETの性能指数であるf_Tおよびf_maxと最大動作周波数、消費電力との関係等を明らかにし、実測値と比較し、よい一致を示すことを述べている。

　第3章は「低電圧駆動GaAsICの設計及び実証」と題し、0.6V動作において10GHz以上で動作するフリップフロップTD-FFとQD-DFFを提案し、試作実験により実証している。まず従来型DCFL-DFFの低電圧動作での問題点を検討し、論理段数の低減、低電圧駆動時の駆動力確保、カップリング雑音の抑制、信号反射の抑制等が重要であることを明らかにし、3状態回路によるフリップフロップ(TD-FF)を提案している。試作実験により2Vから0.6Vに電源電圧を低下することで消費電力がl/6に減少し、さらに0.3Vでも2GHz/2mW動作が実現できることを示している。またクリティカルパスの段数をさらに低減するため擬似作動スイッチ型フリップフロップ(QD-FF)を提案し、試作実験により0.6V電圧動作で10GHz/2.8mW、0.5V電圧動作では8GHz/2mWが達成できることを示している。さらにQD-FFを用いて256/258分周器を作成し、従来の1/100の消費電力である14.5GHz/22mWを実現したことを述べている。

　第4章は「低電圧駆動GaAsICの温度変動補償」と題し、低電圧動作で重要性が増してきている温度変動に対する雑音余裕度確保のための手法について述べている。まずDCFL型回路の雑音余裕度と遅延時間の温度依存性を解析し、プルアップFETとプルダウンFETの比率設計だけでは高速性を維持したまま雑音余裕度を維持できないこと、温度変化は遅延時間にはあまり影響せず、主として雑音余裕度に影響を与えることを明らかにしている。そこで従来の基板バイアス制御法であるFETのしきい電圧V_r制御法を改良し、演算増幅回路を用いてインバータ回路のゲインが-1となる電圧V_NLを一定にすることを考案し、実験的にその有効性を示している。さらにこの手法を回路設計に応用するために回路シミュレータSPICEのモデルの修正を行い、実験結果とシミュレーション結果がよい一致を見せることを示している。

　第5章は「統計的変動に対するGaAsIC低消費電力化への対応」と題し、1段で複合ゲートが構成できるSCFL型フリップフロップ(SCFL-DFF)について素子特性の統計的変動が及ぼす動作速度と消費電力に対する影響を解析的に明らかにし、その対策を述べている。まずSCFL-DFFの正弦波信号入力に対する動作解析式を導出し、しきい電圧の分散と消費電力特性、最大動作周波数特性との関係を明らかにし、実測値とよく一致することを述べている。また素子変動を考慮した回路設計の例として光通信用プリアンプ回路を取り上げ、カスコード接統SCFL回路と信号レベル積分型参照電圧発生回路の組み合わせにより信号レベル変動とともに素子変動に対して高い耐性を持つ回路が実現できることを示している。この回路はトランスインピーダンス利得が52dBで消費電力が370mWの最小消費電力の記録を実現している。

　第6章は結論あり本論文の成果をまとめるとともに、今後の課題と将来展望を述べている。

　以上要するに、本論文は光ファイバー通信用および無線通信用のGaAsFET集積回路の低電圧化、低消費電力化および高速化のための回路設計手法の研究と新規回路方式の提案を行ったもので、試作実験をとおして具体的にこれらの有効性を実証し従来手法にくらべて大きな性能改善を実現したもので電子工学の発展に貢献するところが少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。