高度情報化社会を支える光ファイバ通信システムの大容量化、大型コンピュータなど情報処理システムの高性能化の進展にともない、高周波特性、高速スイッチング性能に優れたシリコンバイポーラ集積回路の高速化が強く望まれている。そのバイポーラトランジスタの高速化は、不純物分布の浅接合化による電流しゃ断周波数f_Tの向上と微細化によるベース抵抗、コレクタ容量の低減によって実現される。その実現のため、高f_T化と微細化を同時に行える自己整合バイポーラ技術として、超自己整合バイポーラ技術、SST(Super Self-aligned process Technology)を考案し、その研究開発を行った。この超自己整合バイポーラトランジスタ技術(図1)は、一枚のマスクパタンからトランジスタ主要領域の総ての部分、即ち、エミッタ拡散窓、ベースポリシリコンコンタクト、エミッタとベースポリシリコン電極の分離スペースを、0.3m程度の微細な寸法で制御性良く安定に形成することができる。そのため従来のリソグラフィ技術を用いて形成するプレーナトランジスタに比べ、大幅な微細化(図1)を図ることができ、ベース抵抗とコレクタ容量を格段に削減することができる。さらに、N⁺エミッタポリシリコン、P⁺ベースポリシリコンをエミッタ拡散、ベースコンタクト補償拡散の拡散源として利用するため、浅い接合を安定に形成することができ、良好な直流特性と高いf_Tを実現することができる。

　この超自己整合バイポーラの試作実験を行い、エミッタ幅が0.35m、ベース領域幅が1.57m、f_Tが13.7GHz〜17.1GHz(Vce＝1V〜3V)、NTL(Non Threshold Logic)ゲートの伝搬遅延時間t_pdが30ps/G、LCML(Low Current Mode Logic)ゲートのt_pdが50ps/G、1/8分周器の動作周波数が9.1GHzと、従来の自己整合バイポーラに比べ1/2〜1/3の大幅な微細化と約2倍の高f_T化、約2〜3倍の高速化を達成し、最高速の性能が実現できることを示した。さらに、1.6Gb/s光伝送用IC、高速情報処理用LSIへ適用して、1.3GHz帯モノリシック増幅器、2Gb/s識別器、78マクロセルアレイLSI、7.5ns 16 bit乗算器、0.85 ns 1Kb SRAMなどの試作に成功し、LSIレベルでの高速性能を確認した。そして、これら高速IC/LSIの成功によって、1.6Gb/s光ファイバ伝送システムの開発を前進させ、1986年、世界に先駆けたギガビット/秒光伝送システムの実用化に貢献した。

　以上の高速性能をさらに向上させるため、選択的にエミッタ直下のコレクタ部へのみN型不純物をイオン注入でドーピングし、真性ベースとN-コレクタの不純物分布を制御するSIC(Selectively Ion-implanted Collector)構造を新たに考案した。これは超自己整合トランジスタ(図1)の構造上の特徴、エミッタ窓をベースポリシリコン電極が取り囲んでいる形状を利用して選択的にイオン注入するものである。エミッタ直下にのみ選択的にイオン注入するため、不要なコレクタ容量の増加を抑えることができる。そして、図2に示すように、SIC領域の形成によってベース幅が縮小化され、より高いf_Tが可能になる。さらに、ベースイオン注入量を増加させることによってベース層の高濃度化も同時に実現でき、真性ベース抵抗の低減化も行える。また、SICN領域が高電流動作時のベース押し出し効果を抑制するため、f_TMAXは高電流側にシフトする。従って、このSIC構造の導入によってエミッタ直下のコレクタ容量は増加するものの、高f_T化、低ベース抵抗化、高電流密度化が図られ、本来持っている超自己整合バイポーラの高速性能をさらに向上させることができる。

図表図1 1m自己整合トランジスタSSTと0.5mプレーナトランジスタの比較断面図 / 図2 エミッタ直下のSIC不純物分布

　SIC構造を持つ高f_T化超自己整合バイポーラの試作実験を行い、21.1GHz-25.7GHz(Vce:1V〜3V)のより高いf_Tと、NTLゲートのt_pdで20.5ps/G、ECLゲートのt_pdで34.1ps/G、1/8ダイナミック分周器で最高動作周波数18GHzを実現し、約30%の高速化が達成できることを示した。さらに、各種バイポーラLSIに適用して、43ps/5.2GHzマクロセルアレイLSI、4.3ns 16ビット乗算器、2GHz6ビット高速A/D変換器などを実現し、超自己整合バイポーラをさらに2倍高速化できることを明らかにした。また、このSIC技術は、200kev程度の燐イオン注入工程を一回追加するだけで容易に導入できるという特長をもつため、最近の高性能BiCMOS LSIにおけるバイポーラトランジスタの高f_T化など、広く利用されている。

　以上の超自己整合バイポーラ試作では、生産性の面から1mルールの光リソグラフィ技術を用いている。高f_T化超自己整合バイポーラをさらに微細化、高速化するため、より高度な電子ビーム露光やSOR(Synchrotron Orbital Radiation)X線露光など、次世代の微細露光技術に対応した超自己整合バイポーラの検討を行った。その結果、最小デザインルールが0.3mのポリシリコンコンタクトとメタル電極、そして、トレンチ型ポリシリコンコレクタ電極、酸化膜充填の深いトレンチ分離を用い、1m光露光技術を用いた従来の超自己整合バイポーラに比べ、トランジスタ全体の大きさが2.5分の1に微細化された0.3m超自己整合バイポーラを開発した。微細化によってエミッタ容量、コレクタ容量が約1/2に、基板容量が1/3に大幅削減され、ベース抵抗も15%低減することを明らかにした。このデバイスパラメータの改善の結果、ECLゲートのt_pdで25.4ps/Gと、1mルールの高f_T化超自己整合バイポーラに比べ、さらに25%の高速化が達成できることを示した。

　次に、バイポーラの高速性能とCMOSの低消費電力・高集積性を両立させた、ECL/CMOS型BiCMOS技術の検討を行った。0.3mHSSTと0.2mCMOSを混載させるためのウェル分離構造、BiCMOSプロセス構成を検討し、25.4 ps ECLと44.5ps 2V CMOSを混載できることを示した。さらに、SORX露光技術を用いた0.2m BiCMOSテストチップの試作を行った。ゲートポリラリコン電極、第一層メタル配線、ヴィアホール、第二層メタル配線のパタン形成にSOR露光技術を適用し、アライメント精度0.25m(3)以下という大きく改善された合わせ精度を確認した。そして、0.25mゲートアレイ上に形成したCMOSインバータで、57.9ps(2V)、40.7ps(2V)の性能が得られることを明らかにし、SOR露光技術が実用レベルに急速に近づいていることを示した。

　本研究は、さらに発展し、40nm幅の極薄ベース形成プロセスの開発、導入を行い、f_T40.7GHz、t_pd22.6ps(ECLゲート)、13.7ps(NTLゲート)、22.4GHz 1/8分周器を実現した1mデザインルール超自己整合バイポーラと、f_T50GHz、f_MAX70GHz、t_pd16.5ps(ECLゲート)を実現した0.3mデザインルール超自己整合バイポーラの研究へと引き継がれている。

　最後に、本研究で、考案、検討し、試作実験で明らかにしてきた超高速自己整合バイポーラの高速性能向上の推移を、基本ゲート回路のt_pd高速化と高f_T化の面から図3に示す。これらの性能は、その当時の最速の結果であり、本研究で提案、開発した超自己整合バイポーラSSTのファミリーは、その後の高速バイポーラの雛形となり、SiGeヘテロバイポーラ研究、高性能BiCMOS開発へと引き継がれている。

図3 本超高速自己整合バイポーラトランジスタの研究が果たした高速化、高f_T化の推移

　シリコンバイポーラトランジスタは、その優れた高周波特性・高速スイッチング特性により、半導体集積回路技術において重要な役割を果たしているデバイスである。現在の情報化社会を支える基幹技術として、光ファイバー通信システムの大容量化、大型計算機システム高性能化が急速に進展しているが、この中にあってバイポーラトランジスタには、更なる高速化が強く求められている。本論文は、「超高速自己整合バイポーラトランジスタの研究」と題し、自己整合方式の素子製作技術を独自に開発し、これに基づいてバイポーラトランジスタの微細化とともにバイポーラ集積回路の超高速化を実現した研究成果について纏めたもので、全文7章より構成されている。

　第1章は序論であり、本研究の目的と背景を述べるとともに、バイポーラトランジスタ高速化の歴史を概観している。

　第2章は、「自己整合型Siバイポーラ技術」と題し、トランジスタの横方向寸法微細化による高速化について述べている。エミッタ幅縮小による真性ベース抵抗の低減、外部ベース領域縮小によるコレクタ容量低減が高速化に有効であることを計算機実験で示すとともに、これらトランジスタの主要部分を、一枚のマスクパターンを用いて微細寸法で形成可能な自己整合技術を新たに考案、その製造プロセス技術を開発した。これを用いた試作実験により、従来技術と比較して2〜3倍の高速化が可能なことを実証した。この高速LSI技術は、1986年、世界に先駆けて開発された1.6Gb/s光ファイバー伝送システムの商用化に貢献したという実績を持つ。

　第3章は、「自己整合Siバイポーラトランジスタの高f_T化技術」と題し、トランジスタ縦方向寸法の微細化、即ち不純物分布制御による高速化について議論している。硼素のチャネリングで広がったベース層幅を、コレクタ部に選択的な燐イオン注入を施すことにより薄層化、これにより遮断周波数f_Tの高周波化が可能なことを、シミュレーション並びに試作実験で明らかにした。またこの技術を、4.2ns16ビット乗算器、2GHz6ビット高速A/Dコンバータ等の集積回路の実験試作に適用、これにより第2章の技術に比較して約2倍の高速化が実現できることを示した。これらの結果に基づき、バイポーラトランジスタ高速化のための不純物分布設計の手法を明らかにしている。

　第4章は、「微細化による自己整合型バイポーラの高速化技術」と題し、0.3m電子ビーム露光技術導入による、更なる素子微細化技術を用いた高速化について論じている。ここでは、深い溝に酸化膜を埋め込んだトレンチ素子分離構造、並びに多結晶シリコン埋め込みにより形成したコレクタ電極等の新技術を導入することにより、実際に微細素子を実現した。第3章の1mトランジスタに比べ、素子寸法で約2.5分の1に微細化され、これにより各部浮遊容量が低減した結果ECLゲートでゲート遅延25ps/Gを実現、即ち約25%の高速化を達成した。

　第5章は、「BiCMOS化技術」と題し、システム全体としての高性能化技術について論じている。CMOS技術主体で、これにバイポーラ技術を補助的に付加して組み合わせていた従来のBiCMOS複合ゲート技術とは異なり、バイポーラの高速性能とCMOSの持つ低消費電力・高集積性を同一チップ上に統合させる、新たな製造プロセス技術を開発した。シンクロトロン放射光を用いたX線露光技術を導入し、第4章で述べた0.3m最高速バイポーラ技術と最先端0.2mCMOS技術を統合し、ゲート遅延25.4psのECLと44.5psのCMOSロジックが混載できることを実証した。これは集積回路システム高性能化への重要な指針を示した成果である。

　第6章は、「超高速Siバイポーラ技術の将来展開」と題し、本論文で得られた成果の波及効果とともに、その将来展開について述べている。自己整合技術は、第4章の成果をベースに、さらに超高速のECL実現に展開され、また第3章で述べたコレクタ選択イオン注入技術は、その後各研究機関で新たなデバイスに応用されている。また、第5章のECL/CMOS型BiCMOSは、BiCMOSの新たな基本構造としてRF応用等に展開されていることを述べている。

　第7章は結論である。

　以上要するに本論文は、独自の自己整合技術を開発することにより、バイポーラトランジスタの横方向寸法微細化による高速化、不純物分布制御による縦方向寸法微細化による高速化、さらに高速性能と高密度集積化を同時に実現するECL/CMOS混載型BiCMOS技術の開発とその構成手法等を確立、これによって、1980年代半ばから90年初頭にかけてシリコンバイポーラ集積回路の高速化に関し世界を先導した技術について述べたものであり、半導体集積回路技術並びに電子工学の発展に寄与するところが少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。