近年、高集積・高性能LSI(Large Scale Integrated Circuits)への要求がますます高まっている。このため、LSI製造においてはプロセス・デバイスの最適化、歩留向上が緊急の課題である。しかし、0.5mCMOS(Complementary Metal Oxide Semiconductor)以下の徴細LSIになると、プロセスが複雑化し考慮すべき要因が増大し、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のしきい電圧の短チャネル特性および、駆動能力等の評価を迅速におこなうことが困難な状況になりつつある。この様な状況の中、数値モデルを使用したTCAD(Technology Computer Aided Design)は、デバイス性能予測やLSI製造プロセス条件の最適化の手法として研究されてきている。しかしTCADを微細LSIに適用する場合には、浅接合形成に対するプロセスモデルが実際の物理現象を表わしていないために、デバイス性能予測精度が悪いという問題がある。また、組織的に効率良く考慮すべき要因の影響を予測する方法として統計手法の一種であるレスポンスサーフェース法が使用されるようになってきた。しかしこの方法は、多くのシミュレーションを必要とするために計算時間がかかるという問題がある。本研究の目的は、このような問題を克服するためにデバイス性能予測の精度向上とLSI開発の効率化を目標とした高精度数値モデルの研究である。以下に本研究で得られた結果の主要点を4つに分けて述べる。

(1)半経験的増速拡散モデルの提案

　本研究では浅接合位置予測の高精度化、およびシミュレーションの高速化を目的にレスポンスサーフェース法に基づく過渡的増速拡散に対する半経験的拡散モデルを提案した。本モデルは過渡的増速拡散を現象論的に扱ったことに特徴がある。SIMS(Secondary Ion Mass Spectrometry)分析を用いた不純物濃度分布測定により、ドーパントのシリコン格子間原子に依存した拡散項の内、中性項に関連したパラメータ1個を抽出した。燐、ボロン、BF₂、砒素に関して、抽出パラメータを種々イオン打ち込み条件、およびRTA(Rapid Thermal Annealing)や炉アニールなどの広範囲のアニール条件に対応できるドーズ量、アニール時間、アニール温度に関する欠陥回復を考慮した関数で近似した。図1にBF₂における拡散長の実験値と平衡拡散モデル、および本モデルによるシミュレーション結果の比較例を示した。本モデルを用いて0.08-0.18mのN/P接合形成において接合深さを0.01m以下の誤差で予測可能とした。また、本モデルを燐のn打ち込みにおける横方向拡散に適用して、過渡的増速拡散は等方的であると推定した。

図1 BF₂における拡散長の実験値とシミュレーション結果の比較

(2)Si/SiO₂界面における燐のパイルアップ現象の解析と簡易モデル化

　低ドーズ量打ち込みの燐のウエット酸化後のSi/SiO₂界面の現象を検討した。高精度のICP-Mass(Inductively Coupled Plasma Mass Spectrometry)分析、SIMS分析およびSRP(Spreading Resistance Profiling)測定によって、Si/SiO₂界面での燐のパイルアップ現象を明らかにした。ICP-Mass測定によって、酸化膜側における燐の全量は打ち込み量の約2%に過ぎず極端に少ないことを明らかにした。この結果は酸化温度800℃-900℃においてもほぼ同じであった。ICP-Mass測定とSIMS分析を組み合わせて、燐のパイルアップ量はシリコン側に存在することを示した。SRP測定によって燐のパイルアップ量は電気的に不活性であることを確認した。その結果、シリコン内の燐の活性化量は約60%に減少した。シリコン内での燐のドーズ量減少を表わすために、Si/SiO₂界面におけるSi-P混合界面層形成に基づくモデルを提案した。図2に本モデルを用いたシミュレーション結果と実験結果との比較を示した。その結果、本簡易モデルによって実験で観測された燐のパイルアップ現象をほぼ表現できることがわかった。

図2 本モデルによるシミュレーション結果とSIMS分析結果との比較

(4)微細LSI製造プロセスにおけるデバイス特性ばらつき解析への適用

　本研究でおこなってきた不純物増速拡散に対するモデル、および、階層レスポンスサーフェース法を基本としたTCADフレームワークを提案し、実際の生産、開発が行われている微細CMOSのプロセス条件の最適化、および、プロセス変動に対するデバイス特性のばらつき解析に適用した。その結果、0.4-0.25mCMOSに対してしきい電圧平均誤差0.02V以下、ドレイン電流3%以下の予測を可能とした。0.35mCMOSにおいて、実験データでキャリブレーションしたRSFを用いて、ゲート長、ゲート酸化膜厚、ドーズ量の実験データのばらつき分布を正規分布に仮定し、ランダムに変化させたモンテカルロ法をおこなった。NMOSでは、RSFによるしきい電圧とドレイン電流の3でのばらつき0.081V、9.52%、実験ではそれぞれ0.083V、8.10%となりほぼ一致した。PMOSでは、RSFによるしきい電圧とドレイン電流のばらつき0.108V、11.0%、実験ではそれぞれ0.113V、13.4%であり、NMOSよりもPMOSの方がばらつきが大きく、この傾向をRSFで予測できた。図3にPMOSのドレイン電流ばらつきのモンテカルロ法と実験結果の比較例を示した。このように0.35mCMOSにおいて、生産レベルでのしきい電圧、ドレイン電流のばらつきを検証できた。さらに、0.25mCMOSに対してほぼ0.35mCMOSと同様のデバイス特性の制御レベルであることを予測した。

図3 0.35mCMOS(PMOS)のドレイン電流のRSF(レスポンスサーフェース関数)を用いたモンテカルロ法と実験によるばらつき分布の比較

　以上のように、本研究で次のことを明らかにした:(1)広いプロセス条件に適用可能な半経験的増速拡散モデルの提案によって、Si中の浅接合位置を高精度に予測できた;(2)Si/SiO₂界面における燐のパイルアップ現象を解析し、高精度に濃度分布を予測できるモデルを提案した;(3)階層レスポンスサーフェース法の提案によってシミュレーションの効率化を図った;(4)(1)-(3)の手法を用いて微細LSI製造プロセスにおけるデバイス特性ばらつき解析への適用をおこない、歩留り、およびチップ性能のばらつき予測に対して有効であることがわかった。

　本論文は「微細LSI製造プロセスのための高精度数値モデルの研究」と題し,半導体集積回路(LSI)の製造工程におけるプロセスならびにデバイス開発の時間短縮および歩留まり向上の目的で使用するシミュレーション技術(TCAD)の高精度化と高効率化手法を研究したもので,6章より構成されている.

　第1章は「緒論」であり,微細半導体デバイスの製造プロセスで課題となっている初期増速拡散現象,半導体デバイスのゲート酸化膜界面(Si/SiO₂界面)での不純物パイルアップ現象,およびモデル式導出に必要な長時間のデバイス・プロセスシミュレーション等の本研究の背景となっている諸問題を論じ,あわせて本研究の目的と論文の構成を述べている.

　第2章は「半経験的増速拡散モデルの提案」と題し,不純物の初期増速拡散過程を点欠陥モデルを基本として拡散係数の過渡応答現象としてモデル化する現象論的手法を提案している.これをもとに半導体製造工程で用いられる各種のイオン種について短時間アニール実験(RTA)および不純物分布測定実験を行い,提案したモデル式のパラメータを実験的に導出した結果を述べている.これにより広い範囲の不純物ドーズ量とアニール温度,アニール時間において0.1m程度の浅いpn接合形成における接合深さを0.01m程度の精度で予測できることを実験的に検証している.

　第3章は「低ドーズ量打ち込みにおける燐のSi/SiO₂界面でのパイルアップ現象の解析とモデル化」と題し,低ドーズの燐イオン注入とその後のウェット酸化工程における燐原子の再分布過程を研究している.誘導結合プラズマ質量分析(ICP),二次イオン質量分析(SIMS)広がり抵抗測定(SRP)を併用して測定を行い,Si/SiO₂界面において燐原子がパイルアップする現象を明らかにし,この現象が主に界面のシリコン結晶側生ずることを明らかにしている.またパイルアップした燐原子は電気的に不活性であることを見いだし,結果的にシリコン結晶中の不純物としての電気的活性度は約60%に減少することを明らかにしている.同時にこのパイルアップ現象の数値モデルを提案し実験値と比較することで精度良く予測可能であることを実証している.

　第4章は「階層レスポンスサーフェース法の提案」と題し,実験あるいはシミュレーションによるサンプル値から数値的に導出されるモデル式である2次のレスポンスサーフェース関数(RSF)を効率的に導出する手法を提案している.RSFの係数は実験計画法に基づき決定される複数の実験条件とそのときのサンプル値をもとに最小自乗法によって求められるが,実験条件を定めるパラメータ数が増えるに従い指数関数的に多くのサンプル値を必要とする欠点がある.本提案ではパラメータを多段階で導入し階層的にRSFの係数を決定することで効率的にRSFを導出できることを示している.6変数の場合には約60%程度サンプル数を少なくし効率化でき,微細CMOSプロセスのしきい電圧値に本手法を適用することで,予測誤差の点でも従来手法と同程度の0.01V程度に抑えることができることを示している.

　第5章は「TCADの微細CMOS製造プロセスへの適用」と題し,本論文で提案している不純物増速拡散モデルと階層レスポンスサーフェース法を実際の微細CMOSプロセス条件の最適化とデバイス特性のバラツキ解析に適用した結果について述べている.具体的に0.4mから0.25mのCMOSプロセスのしきい電圧については平均誤差が0.02V以下となり,ドレイン電流については3%以下の誤差で予測可能なことを示している.また0.35mCMOSプロセスにおいて実験値およびシミュレーション値をもとに導出したRSFを用いてモンテカルロ法によるバラツキ予測を行い,NMOSとPMOSのそれぞれにおけるしきい電圧とドレイン電流の3値を求め実験値と比較することで,これらのデバイス特性値を高精度で予測できることを実証している.これらを通じて本論文の手法が微細CMOSLSIの生産現場でも十分利用可能な精度を有することを論じている.

　第6章は「結論」であり本研究の成果をまとめると同時に,極低電圧加速イオン注入や2次元不純物プロファイルのモデル化,レスポンスサーフェース法のさらなる高速化等の今後の課題を合わせ論じている.

　以上要するに,本論文は微細LSI製造プロセスのための数値モデルの研究を行い,不純物初期増速拡散モデル,Si/SiO₂界面での低ドーズ不純物の活性化率モデル,ならびに階層レスポンスサーフェース法による効率的モデル式の導出手法を提案し,実際の微細CMOS製造プロセスへの適用を通じてその有効性を実証したのもで電子工学の発展に貢献するところが少なくない.

　よって本論文は博士(工学)の学位請求論文として合格と認められる.