本論文は、「多孔質シリコンを用いた絶縁物上シリコン単結晶膜構造(Silicon-on-insulator(SOI))に関する研究」と題し、多孔質シリコン上に形成されたエピタキシャルシリコン層(以下、エピ層)を支持基板と貼り合わせたのち、多孔質シリコンを選択エッチングして絶縁物上に移設する、新規なSOIウエハ作製技術「ELTRAN(Epitaxial Layer Transfer)」を開発し、その高品質化技術を詳細に検討したものであり、六章から構成されている。 第一章は序論であり、本研究の背景、目的と論文の構成について述べている。MOSFET等のデバイスをSOIウエハ上に形成する利点と課題を説明した上で、SOIウエハ作製技術研究の経緯を説明している。また、デバイスの微細化に伴い、ウエハ作製時の導入欠陥が極めて少ないエピ層がSOI層として必要となることを述べ、これに適うELTRAN法によるSOIウエハの実用化研究として、SOI層の結晶高品質化、多孔質選択エッチング後のSOI層表面粗れの平滑化、膜厚均一性の向上を図り、先端デバイスの特性評価が可能な程度に完成させることが、本研究の目的であることを述べている。 第二章では、SOI層の結晶品質を担う、多孔質シリコン上のエピ層の高品質化が、報告されている。まず、化学気相法で形成される多孔質シリコン上のエピ層に導入される主たる結晶欠陥が、積層欠陥であることを明らかにしている。積層欠陥の導入は、多孔質シリコン表面近傍における酸化物の残留、および、エピ層成長前の水素中熱処理における多孔質シリコン層の表面構造の変質と深く相関していることを述べている。そして、装置内残留酸素分・水分によるシリコンの酸化・エッチングの抑制が必要であること、次に、エピ層形成前の水素プリベーク中に、多孔質シリコンの大半の表面孔がシリコン原子の表面拡散により封止され、同時に径の大きな孔が残留するような構造変化が生じるが、この前にエピ層の成長を開始することが、欠陥密度低減の鍵であると説明している。その結果、積層欠陥密度は、2.7x101個/cm2にまで低減されている。 第三章では、多孔質シリコンの選択エッチング後の高低差100nmに及ぶ表面粗さが、水素中熱処理により平滑化されることを初めて報告している。水素中熱処理による粗表面の表面平滑化は、SOI層の膜厚減少が1nmであっても進行することから、シリコン原子の表面拡散によると述べている。また、この水素中熱処理では、SOI層中に多孔質シリコンから固相拡散されたホウ素も、外方拡散によって除去されることを示している。 第四章では、SOI層の膜厚ばらつきが、エピ層の膜厚分布、および、多孔質シリコンの選択エッチングと、水素中熱処理における膜厚分布の劣化からなることを明らかにしている。多孔質シリコンの増速エッチングは、多孔質の孔への液の染み込みと、孔壁のエッチングの2つによって説明している。また、水素中熱処理においては、被エッチング面と対向する面の材質を酸化シリコンとした場合、両表面が気相の水素を介して反応し、エッチングが促進されることを発見している。これらを制御することで、膜厚分布の劣化は±1nm以下に抑制され、エピ層の膜厚分布がほぼ保存されることを明らかにしている。 第五章では、ELTRAN法によって作製されたSOIウエハの品質評価と、デバイス動作の確認を行っている。まず、第二章から第四章に述べた方法によって高品質化されたSOIウエハが、先端MOSFETデバイスの要求品質に合致していることを述べている。次にELTRANウエハ上に作製したpnダイオード、酸化シリコン膜の耐圧特性が、市販のシリコンウエハ、他のSOIウエハと遜色ないことを示した上で、1001段のリングオシレータ回路が正常動作することを述べている。 第六章は、総括であり、ELTRAN法によるSOIウエハが、単結晶シリコン、および、多孔質シリコンの水素中熱処理における構造変化を制御することによって、先端デバイスの要求を満たすように高品質化されたと結論している。 以上をまとめると、本論文では次世代半導体基板であるSOIウエハの作製技術として、品質の向上とコスト低減の両立が期待されるELTRAN法を開発し、主に水素中熱処理工程を制御することによって、結晶性、表面平滑性、膜厚均一性を先端デバイスの作製が可能な程度にまで高品質化している。特に、水素中熱処理における多孔質シリコン、単結晶シリコンの表面構造変化挙動を明らかにし、これを応用した点で、物理工学への寄与は非常に大きい。 よって、本論文は博士(工学)の学位請求論文として合格と認められる。 |