オーバサンプリングA/D変換技術はVLSIにおいてアナログデジタルインタフェース技術として必須の技術となりつつある。しかし、従来からのA/D変換技術が入力のアナログ信号の瞬時値をデジタル信号に変換するのに対し、この技術は変換された分解能の低い本来必要とするサンプリング周波数よりはるかに高速のデータ列を、デジタルフィルタを通して間引くことにより所望の分解能のデータを得る方法であるため、設計方法が確立されておらず、試行錯誤を繰り返して作られていた。抽象レベルのシミュレータの試みもいくつかあるが、設計したLSIで動作の正しさの根拠となる抽象モデル記述はシミュレータの使用者にすべて委ねられており、設計に有効な手段足り得るレベルには至っていない。

　アナログ-デジタル混載集積回路を効率よく開発するためには、集積回路全体の仕様だけでなく、構成要素となる演算増幅器や電圧比較器、D/A変換器などに対する仕様を明確にしなければ設計の効率化は図れない。また、決められた仕様を最も効率よく実現する性質のよい要素回路を選ぶことも設計を早める鍵となる。

　本研究は図1の設計フローを前提とし、方式の選定と上位レベルの解析に適用して下位の要素回路設計で必要となるパラメータを抽出すること目的とする抽象化モデルを提案し、これを用いてオーバサンプリングA/D変換器の解析特性を示すと共に、解析解では得られないパラメータをシミュレーションで得ることで要素回路に対する要求仕様を明確化する手法を提案した。また、性質のよい基本回路として小面積、高速の電圧比較器回路と設計方法を提案した。同時に産業上で重要な良品率の問題に対して、D/A変換器の素子バラつきとD/A変換器の歩留まりとの関係を明らかにして実際の2次のループフィルタを持つオーバサンプリングA/D変換器に適用して検証した。

　ループ内に2次のフィルタを持つオーバサンプリングA/D変換器は図1のような信号線図で表すことが出来る。ここで、信号を入力する点に3種類考えられる。C点から入力すればデルタ変調器であり、A点から入力すればデルタシグマ変調器となる。B点から入力すれば、両者の混合型、1次予測1次ノイズシェイピングとなる。デルタ変調器は積分器をすべてデジタルで構成できるが、D/A変換器に必要な分解能が最も大きく、比較器に必要な感度も最も高いため、低分解能で高速なA/D変換器に向いている。デルタシグマ変調器は積分器はすべてアナログで、D/A変換器は1ビットですむためD/A変換器のばらつきの影響が最も小さく、比較器の感度も低くてよいため、高精度なA/D変換器の実現に向いている。1次予測1次ノイズシェイピング型は、両者の中間となり、アナログ回路の設計が容易で、アナログ信号の電圧変化を小さく出来るので、低電圧でダイナミックレンジの大きい用途に向いているが、複数レベルのD/A変換器を必要とするため、デルタシグマ変調器と同じく歪を非常に小さくすることが困難である。したがって、電話等の音声用A/D変換器に向いている。

[図1] 設計フロー

　1次予測1次ノイズシェイピング型とデルタシグマ変調器はアナログ素子としてアナログ積分器と電圧比較器とD/A変換器が必要となる。積分器には、MOS集積回路ではスイッチトキャパシタ積分器が用いられる。ここで、積分器の用いる演算増幅器のオープンループ利得、セトリングタイム、入出力電圧レンジに対する仕様が決まらなければ、設計した回路が期待した性能を示すか全くわからない。また、寄生容量も積分回路の特性を左右する。そこで、図2に示すスイッチトキャパシタ積分回路で、演算増幅器が有限な利得Aであるとして、次の式で与えられる伝達特性を持つ図3の信号線図で表される等価回路にモデル化した。

[図2] 2次のループフィルタを持つ変調器の信号線図

[図3] スイッチトキャパシタ積分回路

　演算増幅器のセトリング特性もセトリングからのずれが入力振幅に比例するときには利得がずれの分だけ減衰したと扱い、ランダムであれば、その誤差を雑音と扱う事ができる。

　電圧比較器はサンプリングと相関のない雑音では、(²+²)/3、相関がある場合には(+)²/3とする。

　これらの関係を用い、1次予測1次ノイズシェイピング型変調器の伝達特性とY(z)と帯域内雑音Nを解析解で求めると、

　となる。ここで、＝2f_MAX/f_Sである。この式から1次予測1次ノイズシェイピング型AD変換器では積分器を構成する演算増幅器の利得はオーバサンプリング比と同程度あれば雑音が無視できるほどの増加となることが導ける。また、式5より積分器での入力換算雑音とD/A変換器で生じる雑音はノイズシェイピングされないで信号帯域内はそのままで出力される。

　2次デルタシグマ変調器では

　となる。この式から2次のデルタシグマ変調器においても積分器を構成する演算増幅器の利得は1次予測1次ノイズシェイピング型より影響は大きいが、やはリオーバサンプリング比と同程度あれば、劣化は小さいことがわかる。また、式7より2段目の積分器の雑音は1次でノイズシェイピングされるので、1段目より影響は少ないことがわかる。

　また、2次のデルタシグマ変調器はシミュレーションを行って内部振幅を調べると図5に示すように入力振幅の増大と共に非常に大きくなるので、A/D変換器としての最大入力をステップサイズの80%より小さい値に設定する必要がある事が分かる。

　このようにして方式と要素回路のスペックを決め、オーバサンプリングA/D変換器を設計するとき、もう1つの問題は、具体的な回路形式の選定である。オーバサンプリングA/D変換器の構成要素は演算増幅器と比較器である。オーバサンプリングA/D変換器は信号帯域をナイキスト周波数とするサンプリングレートの100倍以上のサンプリングとなる。演算増幅器の利得要求はそれほど大きくないので、通常の回路を用いることができる。比較器には高速で低消費電力が求められる。比較器のオフセット電圧は解析結果から無視できることがわかっており、状態決定のスピードだけが問題となる。

　そこで、図4に示す比較回路を考案した。この回路は差動入力段とラッチ段とから構成されていて、雑音に強い様に平衡型で、数nsで1mV以下の電圧を比較できる性能を有する。この回路の有用性を実証するため、オーバサンプリングA/D変換器のほか全並列型のビデオ用A/D変換器も試作した。

[図4] 等価信号線図

[図5] デルタシグマ変調器の内部信号振幅

　試作例として1次予測1次ノイズシェイピング型A/D変換器の回路図と得られた特性を示す。

[図6] CMOS平衡型電圧比較回路

[図7] 1次予測1次ノイズシェイピング型A/D変換回路

[図7] 試作A/D変換器の入力対S/N特性

　本論文は「オーバサンプリングA/D変換回路の設計方法の研究」と題し、MOS集積回路上に集積化するのに適した方式のA/D変換器を効率よく設計することを目的として、設計の手順を明確化し新しい方式及び要素となる回路を開発することを目指して行った研究をまとめたものである。要素回路が不完全であることを考慮し、かつ全体の回路が所定の仕様を満たすようにする設計指針を開発することで、繰り返し回数を削減し、設計効率を向上させたもので、6章により構成されている。

　第1章は、「序論」であり、MOS集積回路に実現されるA/D変換回路の設計方法の研究目的と背景について概観している。

　第2章は「従来技術上の問題点とオーバサンプリング技術」と題し、本研究にオーバサンプリングA/D変換方式を選択した根拠とこの技術の歴史を述べている。

　第3章は「オーバサンプリングA/D変換器の設計方法」と題し、設計の上位レベルでの検証を行うため、詳細回路での寄生効果を含んだ回路ブロックに対する機能ブロックのモデルを提案し、2次のフィードバックループを持つオーバサンプリングA/D変換器のループ伝達特性に対する解析を行って部分回路の仕様抽出方法を説明し、さらに解析解で得られない仕様に関して計算機シミュレーションにより抽出する手法を説明している。また、ここで低電圧、低消費電力化に適したオーバサンプリング型A/D変換方式を提案している。

　第4章は、「A/D変換器を構成する要素」と題し、定電流回路の特性を改善した回路、高速で消費電力の少ない電圧比較回路および演算増幅回路を提案している。さらに、電圧比較回路や演算増幅回路のオフセット電圧を小さくする設計手法と、ばらつきのある抵抗や容量を用いてD-A変換器を設計するとき、D-A変換器に要求される特性と要素のばらつきの関係を明らかにし、素子寸法にどう反映させて設計するかを述べている。

　第5章は、「オーバサンプリングA/D変換器の集積化例」と題し、PMOSプロセスで試作したデルタ変調器と呼ばれる差分符号化器の回路と実現した特性、1次予測1次ノイズシェイピングA/D変換器の具体的な回路と実現された特性を述べている。また、本論文の手法を使ったデルタシグマ変調器を用いた16ビットオーディオCODEC例を述べている。

　第6章は、「結論と今後の課題」と題し、オーバサンプリングA/D変換器の設計手順と詳細回路、実現例をまとめている。また今後の課題として、集積回路がさらに微細化されてもアナログ回路がばらつきの影響を強く受けるため、ディジタル回路ほどの割合では微細化できないことを問題として新しい方式の必要性と、アナログ/ディジタル混載大規模集積回路を構成するときに問題となる誘導雑音に対する考え方を論じている。

　以上を要するに本論文は、オーバサンプリングA/D変換器集積回路を設計する際、詳細な回路設計に必要なパラメータを含んだ上位モデルを作ることにより、設計の繰り返しを排除して効率化できることを実証し、それによる実現例を示したものであり、アナログディジタル混載集積回路の分野に寄与するところ少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。