LSIの発展を支えているのは,大きく,設計技術,製造技術,およびテスト技術である.設計技術では,CAD(Computer Aided Design)技術による自動合成やシミュレーション性能の向上で,大規模な回路を短期間に設計することが可能になっている.また,製造技術では,サブミクロンの微細加工技術の開発により,集積可能な回路規模を飛躍的に増大させている.ところが,これらの設計技術,製造技術の進展に比べてテスト技術はそれほど進展しておらず,LSIの大規模化,複雑化にともない,テストは一層困難な状況になってきている.LSIのテストとは,製造段階における故障検査と故障診断の両者を指し,故障検査とはLSI内部に故障が発生しているかどうか検査することであり,また,故障診断とは故障の原因,あるいは故障が発生している個所を突き止めることである.製造段階におけるテストコスト増大は直接製造コストの増大につながり,LSIのテストが困難になるにつれて製造コスト全体に占めるテストコストの割合が増加している.そのため,いかにLSIの品質を維持しながらテストコストを削減するかがLSI製造における重要な課題となっている.

　LSIテストにおける故障検出の主要な課題は,LSI内部に発生が予想されるすべての故障に対し,その故障が発生した場合正常時と異なる外部出力信号値を出力するようなテスト入力パターン系列を求めることであり,これをテスト生成と呼ぶ.テスト生成では,対象故障が顕在化され,更にその影響が外部出力信号線まで伝搬されるようなテストパターンを求める必要がある.LSIのテストを困難なものとしている原因の1つは,設計技術,製造技術の発展により1つのLSIチップに集積される回路が飛躍的に大規模化しているのに対し,外部入出力信号線はそれほど増えておらず,LSI内部の可観測性,可制御性が低下していることにある.これまで,様々な組合せ回路のテスト生成アルゴリズムが提案されている.しかし,LSIが大規模で複雑になるほど可観測性,可制御性の低下は著しくなり,テスト生成はより困難になる.また,メモリLSIにおいては,大容量化によるテスト実施時間の増大や,メモリの構造,回路の微細化に起因する新たな故障モードの発生が問題になる.

　以上のような,与えられた回路をテストするという立場からでは十分な故障検出が効率良く行えないという状況を背景に,設計段階からテストを考慮する,テスト容易化設計(Design For Testability:DFT)手法が取り入れられるようになった.すなわち,回路本来の機能だけを実現した場合より可観測性・可制御性が向上するように設計する手法である.一般にテスト容易化設計は,これを適用することにより付加回路の増加や回路動作速度の低下などを招くため,製造コストやテストコストとトレードオフの関係にあり,より効率的なテスト容易化手法が望まれる.

　テスト容易化設計手法の1つとして,テスト回路をLSI内部に作り込む,組込みテスト(Built-In Test:BIT),あるいは,組込み自己テスト(Built-In Self Test:BIST)手法がある.これは,LSI内部にテスト機能を持たせるため,外部LSIテスターの負担を軽減でき,また,組込みテスト回路は外部入出力信号線の制約を受けないため,可観測性・可制御性の高い環境でテストを行えるという利点がある.この組込みテストに適した1つのテスト手法としてランダムテスト手法がある.ランダムテスト手法では,ランダムに発生させたパターンをテストパターンとして用いるため,テスト生成コストは低い.組込みテストにランダムテスト手法を適用する場合,線形フィードバックシフトレジスタ(Linear Feed back Shift Register:LFSR)を擬似ランダムパターン生成器として用いることができ,ハードウェアで容易に実現可能であるため,比較的小規模の付加回路で組込みテスト回路を構成することが可能である.しかし,被テスト回路にランダムテストパターンで検出確率の低い故障が存在する場合,それらの故障に対するテスト生成効率が低くなるという欠点がある.一般に,ランダムテストパターンに対して検出確率の低い故障は,仮定される故障全体に比較して少数であるが,テスト生成コストに大きく影響し,これらの故障の検出確率を向上させることがランダムテストを効率的に行うために重要となる.

　一方,従来の回路入出力論理によるテストとは異なるアプローチとして,回路出力信号値の代りに回路電源電流の観測から故障検出を行う,電流テスト手法がある.電流テストでは,被テスト回路の可観測性が問題にならないためテスト生成が容易であり,また,非論理的な故障の検出も可能であるという利点がある.この電流テストの一手法としてCMOS回路におけるI_DDQテストが注目されている.CMOS回路は定常状態でほとんど電力を消費しないが,回路内部に故障が発生している場合,異常な電流経路が形成され電源電流が増加する場合が多い.I_DDQテストはこの性質を利用したテスト手法である.しかし,電源電流を観測するためテストパターン系列の印加周期が遅いことや,すべての論理故障を網羅しないなどの欠点がある.

　これまで,LSIのテストを効率的に行うための手法が数多く提案されてきた.しかし,今後もLSIの大規模化が進み,テストにおける問題は更に深刻化することが予想され,より一層効率化を図る必要がある.本研究では,LSIのテストにおける故障検出の効率化を目的とし,効率化を図るためのアプローチとして,組込テストにおけるランダムテスト手法の提案,電流テストを応用したテスト手法の提案,およびメモリ回路のテスト手法に関する提案を行った.テストを効率化する具体的な目標として,テスト生成の効率化,被テスト回路のテスト容易化,故障検出率の改善や網羅する故障モードの拡大などによる故障検出能力の向上,およびテスト実施時間の短縮といった立場から,提案する各手法の目的を述べる.組込みテストにおけるランダムテスト手法では,ランダムテストパターン生成の効率化を目的として,重み付けランダムテスト手法を行う有効なランダムテストパターン生成器を構成するための最適化手法を提案し,次に,被テスト回路をランダムテスト容易な回路とするための手法を提案している.電流テストを応用したテスト手法では,故障検出能力の向上を主な目的として,動的な電源電流の観測によるテスト手法を提案している.メモリのテスト手法では,メモリの構造に起因する新たな故障モードを検出することで故障検出能力の向上を図ったテスト手法の提案,およびテスト実施時間の短縮を目的としたメモリ回路の電流テスト手法の提案を行っている.

　本論文では,LSIにおけるテストの効率化に関する研究について,9章に分けて述べている.第1章では,研究の背景と目的,および本論文の構成について述べている.第2章では,論理回路のテストについて基本的な考え方,各種テスト手法とテスト容易化について説明している.第3章では,複数の確率分布を用いてランダムテストパターン生成を行う,多重重み付けランダムテストパターン生成における確率分布の選択手法を提案している.提案手法は,遺伝的アルゴリズムと決定論的テストパターン生成手法を組み合せることによって準最適な確率分布を探索し,組込みテストのためのランダムテストパターン生成器を構成するというものである.これにより,故障をより少ないテストパターン数で検出するテストパターン生成器を構成することができた.第4章では,ランダムテストパターンに対して検出確率の低い故障について,回路を部分的に2重化することにより,ランダムテスト容易化する手法を提案している.提案手法は,回路を部分的に2重化することによって故障情報の発生を容易にし,回路の可観測性を改善するものである.これにより,被テスト回路はランダムテスト容易な回路となるため,より簡単なランダムテストパターン生成器で故障を検出することが可能であった.第5章では,ランダムテストパターンの印加と被テスト回路の動的電源電流から故障を検出する手法を提案している.提案手法は,ランダムテストパターン生成に被テスト回路の出力信号を用いることで,故障が存在した場合,被テスト回路の動作電源電流が正常時と比較して異なるようにするというものである.動的電源電流の観測から多くの故障を検出可能であった.第6章では,デュアルポートRAMにおける2重カップリング故障の組込テスト手法について述べている.2重カップリング故障の故障モデルから,故障を活性化するセルの配置に注目したアルゴリズム的テスト手法とランダムテスト手法を提案している.アルゴリズム的テスト手法は,少ないアクセス数で2重カップリング故障を検出可能であり,ランダムテスト手法は小さい付加回路で組込みテスト回路を構成できる特徴がある.第7章では,CMOSスタティックRAMの電流テスト手法について提案している.提案手法は,デコーダ回路に変更を加えすべてのメモリセルを同時に操作し,電源電流の観測からメモリサイズに依存しないテスト長で故障を検出するとういうものである.これによりメモリのテスト実施時間の削減を図った.第8章では,第2章から第7章で提案する手法について考察を行い,各手法の利点と欠点を明らかにすることで実際にLSIのテストに適用する場合の指針を示している.第9章では,結論を述べ本論文を総括している.

　LSIで実現される回路が大規模化,複雑化する一方で,設計,製造,およびテストのコスト増大を抑えることが重要な課題となっている,本論文で提案した手法は,LSIのテストを高効率化するものであり,この課題に対して貢献するものと期待できる.

　本論文は,「LSIにおけるテストの高能率化に関する研究」と題し,大規模なLSIのテストコストの削減に向けた,組込手法によるランダムテストと電流テストの応用手法についての研究をまとめたものであり,9章から構成されている.

　第1章は,「序論」であり,研究の背景と目的,研究の位置づけ及び論文の構成概要をまとめている.

　第2章は「論理回路のテストとテスト容易化設計」と題し,従来のLSIテスト手法及びテスト容易化手法をサーベイしている.

　第3章は,「遺伝的アルゴリズムによる多重重み付けランダムテストの最適化」と題し,多重重み付けランダムテストを有効に行うため,用いる確率分布を遺伝的アルゴリズムによって探索する手法を提案している.遺伝的アルゴリズムの問題点である探索空間が大きい場合の最適化の効率低下を,決定論的テスト生成手法を組合せることによって,ほぼすべての故障を効率良く検出する多重重み付けランダムテストパターン生成の確率分布を求めることができることを示し,ベンチマーク実験により有効性を実証している.更に,多重重み付けランダムテストを行う組込みテスト回路を合わせて提案・設計し,実現方式を明らかにしている.

　第4章は「回路部分2重化によるランダムテスト容易化」と題し,ランダムテストによって検出困難な故障を含む回路部分を部分的に2重化することで,回路をランダムテスト容易化する手法を提案している.2重化した回路部分に故障が存在した場合,元の回路部分と複製した回路部分の論理状態に差が生じることを利用し,これを電源電流テストから検出する手法と,近傍の外部出力信号線を用いて検出する手法との2つの実現方式を示している.一般に,ランダムテストで検出困難な故障は故障全体に対して少数であるため,2重化のためのオーバヘッドもわずかであり,コストパフォーマンスが高いことを明らかにしている.

　第5章は「CMOS論理回路のランダムパターンによる電流テスト」と題し,ランダムパターンの印加による回路の動作電源電流から故障を検出する手法を提案している.回路の出力信号をランダムテストパターン生成に用いることで,縮退故障かつ電源電流の観測から検出可能であることを明らかにしている.また,この方式の実用化に向けて,回路電気的特性のばらつきなどの問題を考慮した組込みテスト回路を提案している.提案した組込みテスト回路は,2個のテストパターンにおける電源電流量の差を特徴量とするものであり,提案したランだムパターン生成法とともに適用した結果.回路の擾乱に対する余裕をとっても高い故障検出率が維持できることを実証している.

　第6章は「デュアルポートRAMの組込みテスト」と題し,デュアルポートRAMにおける2重カップリング故障を検出するためのアルゴリズム的手法とランダムテスト手法を提案している。2重カップリング故障はデュアルポートRAM特有の故障であり,従来のシングルポートRAMのテストでは検出されない.提案した手法は,同時にアクセスされるメモリセルの幾何学的配置に注目したものであり,シミュレーション等により,その有効性を明らかにしている。

　第7章は「CMOSスタティックRAMの電流テスト」と題し,CMOSスタティックメモリ回路の電流テスト手法を提案している.電流テストでは,故障が顕在化されるだけで検出できる.そのため,複数のメモリセルを同時に操作することで,メモリ容量に依存しないテスト長で故障が検出可能となる.単一メモリセルにおける故障の電源電流への影響を解析し,多くの故障が電流テストで検出されることをシミュレーションから示した.

　第8章「考察」では,第3章から第7章までに述べた各提案手法について総合的に考察を行い,各提案手法の利点と欠点を明らかにすることで,実際に適用する場合の指針を示している.

　第9章は結論であり,論文の成果をとりまとめていると共に,今後の課題を明らかにしている。

　以上,これを要するに、本論文は,大規模,複雑化するLSI装置に不可欠なテストについて,高能率,低コストに実行可能な組み込み型のテスト実現の方法を提案し,有効性を実証したもので,電子情報工学上貢献する所が少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。