学位論文要旨



No 214566
著者(漢字) 林,等
著者(英字)
著者(カナ) ハヤシ,ヒトシ
標題(和) モノリシックマイクロ波送受信回路の小型化・高性能化に関する研究
標題(洋)
報告番号 214566
報告番号 乙14566
学位授与日 2000.02.10
学位種別 論文博士
学位種類 博士(工学)
学位記番号 第14566号
研究科 工学系研究科
専攻 電子工学専攻
論文審査委員 主査: 東京大学 教授 神谷,武志
 東京大学 教授 岡部,洋一
 東京大学 教授 高野,忠
 東京大学 教授 浅田,邦博
 東京大学 教授 赤池,正巳
 東京大学 助教授 土屋,昌弘
内容要旨

 近年、モバイルコンピューティングの普及に伴い、映像や高速データを中心とするワイヤレスマルチメディア通信への要求が高まりつつある。ワイヤレスマルチメディア通信の特質である携帯性・移動性を高めるためには、無線通信装置の小型化・高性能化が不可欠であり、これを実現する有効な手段として、再現性・量産性に優れたMMIC技術のマイクロ波送受信回路への導入が必須である。

 本研究では、電力増幅器やミキサ、可変利得増幅器などのマイクロ波送受信回路の小型化・高性能化を左右するキーデバイスを実現する上で従来問題となっていた課題を抽出し、これを克服するためにモノリシック集積化に適したカスコード接続FETおよび任意の位相差を実現できる簡易な分配合成回路を用いた機能回路の構成法を提案する。さらに、小型で設計精度の高い線路を実現できるユニプレーナ型MMIC技術を用いて試作し、その有効性を実証する。これにより、マイクロ波送受信回路の小型化・高性能化がさらに進められ、適応波形等化や誤り訂正、マルチキャリア伝送、アンテナ制御などの種々の技術との相乗効果により無線通信装置の小型化・高性能化に大きく寄与すると考えられる。

 以下では各章の概要を述べ、主要回路の技術ポイントを概説する。

 第1章は緒論であり、ユニプレーナ型MMIC技術およびカスコード接続FETを用いたMMIC機能回路の特徴と本研究の目的について述べる。

 ユニプレーナ型MMICは、マイクロ波回路素子を形成する半導体表面に接地導体が形成される構成であり、コプレーナ線路やスロット線路などの共平面型線路の基本構成と一致している。そのため、基板の厚さによらず狭い信号線路幅、狭い線路・素子間隔の設計が容易となり、幅の広いマイクロストリップ線路を使用するマイクロストリップ型MMICと比較して回路の小型化が可能である。また、カスコード接続FETはソース接地FETとゲート接地FETとを縦続接続した構成であり、バイアス回路をソース接地FETとゲート接地FETとで共用でき段間の整合回路も簡略化できることから小型化に適した構成である。さらに、周波数の高い領域ではソース接地FETを用いた2段回路に相当する電力利得を得られる可能性があり、各種MMIC機能回路に適用されている。

 第2章では、電力増幅器の低位相歪化・高効率動作化、およびログ/リミッタ増幅器の低位相歪化を目的として、大信号動作領域付近におけるカスコード接続FETの入力電力-出力位相特性に着目し、カスコード接続FETを用いた低位相歪電力増幅器およびログ/リミッタ増幅器の回路構成法および試作結果について述べる。

 2.1節では、カスコード接続FETを用いた低位相歪電力増幅器の回路構成法および試作結果について述べる。はじめに、FETの電力付加効率が大きくなる大信号動作領域付近ではソース接地FETとゲート接地FETとで位相変化が逆特性となることを示す。次に、カスコード接続FETにおいて、ドレインバイアス電圧配分を最適化することで、自己位相歪補償作用による低位相歪化を図れることを示す。最後に、カスコード接続FET電力増幅器において位相変化が小さく電力付加効率が最大となるバイアス点に設定することで、電力付加効率:50%の1.9GHz帯高効率電力増幅器を実現した。

 2.2節では、カスコード接続FETを用いた低位相歪ログ/リミッタ増幅器の回路構成法および試作結果について述べる。試作した240MHz帯MMICログ/リミッタ増幅器は、入力範囲:35dBでの位相変化:3°以内(要求性能:5°以内)という良好な位相歪特性が得られた。

 第3章では、可変利得増幅器の小信号動作領域における利得制御時の通過位相の変動の低減を目的として、カスコード接続FETを用いた定位相・可変利得増幅器の回路構成法および試作結果について述べる。

 はじめに、カスコード接続FETを用いた可変利得増幅器において、ゲート接地FETとソース接地FETの両方のゲートバイアス電圧を制御することで、小信号動作領域における利得制御時に生じる高周波信号の通過位相の変動を低減できることを示す。次に、一方のゲートバイアス電圧のみを制御し他方のゲートバイアス電圧を従属制御する抵抗分圧回路を利用した簡易なバイアス電圧制御回路を考案し、カスコード接続FETを用いた1.9GHz帯可変利得増幅器に適用した。その結果、20dBの利得制御時に生じる20°以上の通過位相変動を+3°〜-1°以内に低減できた。

 第4章では、マイクロ波回路構成素子の中でも特に大型なインダクタの小型化を目的として、低損失・広帯域アクティブインダクタの回路構成法および試作結果、さらに、移相器、発振器および歪補償回路への回路応用について述べる。

 4.1節では、周波数に対してほぼ一定の負性抵抗をインダクタンスに直列に発生させて低損失化・広帯域化を図るアクティブインダクタの回路構成法について述べる。GaAs MESFETを用いて試作したアクティブインダクタのQ値が80以上となる周波数範囲は1.6GHzから3.6GHz以上であり、従来のアクティブインダクタの報告例よりも広帯域化(4倍以上)を図れ、スパイラルインダクタと比較して損失を低減(1/10以下)できた。

 4.2節では、アクティブインダクタを用いた反射型アナログ移相器の回路構成法および試作結果について述べる。試作した移相器のリアクタンス回路に用いたバラクタダイオードとアクティブインダクタの両方のバイアス条件を変化させることにより、2.1GHzから2.4GHzの周波数範囲において挿入損失:2dB以内、270°以上の位相変化が得られ、従来構成と比較して可変位相量を50°以上増大できた。

 4.3節では、アクティブインダクタを用いた小型・広帯域発振器の回路構成法および試作結果について述べる。GaAs MESFETを用いて試作した発振器では、1.56GHzがら2.85GHzという比帯域:50%以上の周波数可変範囲において(4.4±1.0)dBmの出力が得られ、従来構成のアクティブインダクタを用いた発振器の報告例と比較して広帯域化(2倍程度)・小型化(70〜85%程度に削減)を図れた。

 4.4節では、アクティブインダクタを用いた電力増幅器の歪補償回路の回路構成法および試作結果について述べる。はじめに、GaAs MESFETを用いて試作したアクティブインダクタへの入力電力が増加した場合の入力反射係数特性の変化について述べ、FETのバイアス電圧を適切に設定することで入力電力の増加により振幅の増加と位相の遅れ/進みが得られることを示す。次に、アクティブインダクタをプリディストーションリニアライザとして使用した線形電力増幅器の実験系を構築し、周波数:1.9GHzでの3次相互変調歪特性の測定を行ったところ、14dBmから25dBmの出力電力範囲において改善されており、最大で約9dBの歪補償効果を確認した。

 第5章では、モノリシック集積化が困難で大型なアイソレータなどの回路構成素子が不要となる小型で簡易な回路構成法の提案を目的として、任意の位相差を実現できる簡易な分配合成回路の構成を適用した広帯域45°分配合成回路を用いた並列型増幅器およびSSB偶高調波ミキサの回路構成法および試作結果について述べる。

 5.1節では、ウィルキンソン型0°分配合成回路と45°遅延線路と90°ショートスタブとを用いた広帯域45°分配合成回路を提案する。17GHzから22GHzの周波数範囲における試作回路の分配損失:(4.0±0.2)dB、反射損失およびアイソレーション:19dB以上、位相差:(45±1)°であり、従来構成の45°分配合成回路と比較して位相誤差を7°以内から1°以内に改善できた。

 5.2節では、広帯域45°分配合成回路を用いた並列型増幅器の回路構成法および試作結果について述べる。はじめに、90°分配合成回路を用いた並列型増幅器の構成と45°分配合成回路を用いた並列型増幅器の構成とを組み合わせることで、送信機相互変調歪を全て抑圧できることを理論的に示す。次に、広帯域45°分配合成回路を用いた並列型増幅器を試作し、送信機相互変調歪の抑圧効果(18.6GHzから22.2GHzの周波数範囲における3次相互変調歪の抑圧比:18dB以上)を確認した。

 5.3節では、広帯域45°分配合成回路を用いたSSB偶高調波ミキサの回路構成法および試作結果について述べる。試作回路では、RF周波数:22.89GHzから26.39GHzにおける送信時の変換利得:-13dB以上、イメージ抑圧比:24dB以上という特性が得られ、IFスイッチを使用せずに送信と受信の両方で共用できるミキサとして良好に動作することを明らかにした。

 最後に第6章では、本論文全体を総括する。

審査要旨

 本論文は「モノリシックマイクロ波送受信回路の小型化・高性能化に関する研究」と題し、全6章よりなる。

 第1章は緒論であり、近年飛躍的に成長しつつある移動通信の一層の発展に必要な技術課題である高速化、伝送品質改善、高速移動性の実現には小型、高性能かつ機能性のあるマイクロ波回路の設計技術を確立することが重要であるとし、本研究の目的を設定している。特に現在実用化レベルに達した化合物半導体FETによるモノリシックマイクロ波集積回路技術、ユニプレーナ線路技術、およびカスコード接続形式FETが小型化、高性能化のために有力な新技術であることに着目し、これらを駆使した機能回路設計の課題を具体的に設定し、本論文の構成を要約している。

 第2章は「カスコード接続FETを用いた低位相歪電力増幅器およびログ/リミッタ増幅器」と題し、マイクロ波電力増幅器の低位相歪化、低消費電力化、およびログ/リミッタ増幅器の低位相歪化を実現するために大振幅動作領域でのカスコード接続FETにおいてソーズ接地FETとゲート接地FETとで位相変化が逆となることに注目し、これを利用した自己位相歪補償作用をもつ回路形式を考案するとともに、GaAs MESFETによって1.9GHz帯電力増幅器を設計、試作し、電力付加効率50%、出力電力21dBmという記録的な高性能を達成した。またログ/リミッタ増幅器をカスコード接続FETによって実現する回路構成法を示し、240MHz帯での試作の結果、入力35dBの範囲で位相変化が30以内という良好な特性を得ている。

 第3章は「カスコード接続FETを用いた定位相・可変利得増幅器」と題し、マイクロ波送・受信回路において広く用いられている可変利得増幅器において動作帯域内での位相変化を抑えようとすると終端整合条件がくずれ、利得減少を招くなどの問題点を指摘し、これを解決することを目標にカスコード接続FETによる回路設計に取り組んでいる。まずゲート接地FETとソース接地FETのバイアス電圧の両方を制御することによって通過位相の変動を低減できることを示した。これらを独立に制御すると回路が複雑になるため、抵抗分割による簡易なバイアス制御回路を考案した。実際に1.9GHz帯でダイナミックレンジ20dBの可変利得増幅器を設計、試作し、位相変動量を+30〜-10以内に低減できることを確認している。

 第4章は「低損失・広帯域アクティブインタダクタの移相器、発振器および歪補償回路への回路応用」と題し、モノリシック集積回路で従来もっとも大きな面積を占めたスパイラル形状に代わるアクティブインダクタンスの新しい構成法を提案し、これを利用した回路応用を示している。従来提案されていたアクティブインダクタンスでは周波数によって負性抵抗値が変化し、抵抗損失を広い範囲で補償することは不可能であった。これを解決するために帰還回路に台のFETを挿入する二つの新しい回路接続法を考案し、その等価回路表現を導き、無損失条件、安定動作条件を明らかにした。実際に試作したアクティブインダクタは従来の報告例より4倍以上の広動作帯域が得られ、損失はスパイラルインダクタに比べ10分の1以下であった。これら用いて反射型アナログ移相器、小型広帯域発振器、および電力増幅器用歪補償回路を設計、試作しいずれも実用レベルの性能と顕著な小型化(40%ないし80%)を実証している。

 第5章は「広帯域450分配合成回路を用いた並列型増幅器およびSSB偶高調波ミキサ」と題し、モノリシック集積化が困難なアイソレータを用いずに済む分配合成回路形式の考案に取り組んだ。これはアクティブアレイアンテナの動作を外部干渉信号から守るには極めて重要である。広帯域450分配合成回路を実現する方法としてウィルキンソン型00分配合成回路と450遅延線路と900ショートスタブを用いる回路形式を考案した。試作により17から22GHzの範囲で分配損失4dB(プラスマイナス0.2dB)、アイソレーション19dB以上、位相差450(プラスマイナス10以内)が得られ、従来構成のものと比較して位相誤差が7倍以上改善できた。この構成法は他の位相設定値にも適用できる拡張性を有している。

 第6章は結論であり、得られた成果を要約している。

 以上を要するに、本論文は無線通信のキーテクノロジーであるモノリシックマイクロ波集積回路の設計論について検討を行い、カスコード接続FET及び独自の広帯域450合成・分配器を駆使して低歪化、低消費電力、小型化に有効な種々の新しい回路形式を提案するとともに、その実用性を化合物半導体集積回路技術を用いた設計・試作によって検証したもので、電子回路工学、マイクロ波工学、を中心とする電子工学に貢献するところが多大である。

 よって本論文は博士(工学)の学位請求論文として合格と認められる。

UTokyo Repositoryリンク