近年、急速に発展しつつあるマルチメディアによって、多様でかつ大量の情報が通信ネットワークに流れ込むようになる。さらに、21世紀の通信は画像伝送が主体となると考えられ、高精細度の動画像の伝送を考慮すると、基幹回線には現在より3桁大きいテラビットオーダーの伝送容量が要求される。光の超広帯域性を利用する光ファイバ伝送は、伝送路の帯域が広く、損失が少ない特徴を持つため、伝送の大容量化と低コスト化に貢献してきたが、21世紀に必要とされるテラビット級の基幹伝送網の構築を可能とし、単位伝送量当たりの伝送コストを下げ、マルチメディアをさらに普及・高度化するためには、この光ファイバ伝送システムのさらなる大容量化と経済化が必須である。 これまでの光ファイバ伝送システムでは、高集積電子デバイスにより処理される低速の信号を、高速トランジスタを用いるICにより電気的に信号を時分割多重化し、高速での電気・光変換ののち光信号を伝送していた。これに対し、近年では大容量の光波長多重やの超高速の光時分割多重などの光レベルでの多重化技術が出現し、低速の電子回路と高速の光回路のインタフェースをどこでとるかというシステム設計の自由度が生じた。しかし、光回路は、電子回路と比べ制御が難しく、現在の技術レベルでは回路の小形・集積化、経済化の点で同機能の回路を比べた場合、電子回路とは成熟度において大きな隔たりがある。このため、現在から21世紀初頭の近い将来の技術では、なるべく高い伝送レートまで電子回路による多重化を行うことが経済性の点で有利と考えられ、光ファイバ伝送における高速電子回路の必要性は依然変わらないと考えられる。 これに対し、マルチメディアの一翼をになうワイヤレス系でも、ワイヤレスLANや衝突防止レーダ等のミリ波システムが進展しつつありミリ波帯での高機能ICが要望される。その実現のためには、ミリ波帯で充分な利得と低雑音性を有するミリ波ICの実現が必要である。 材料系のすぐれた輸送特性により、Si系トランジスタと比べて、高速でかつ低雑音な特徴を持つGaAs、InP等の化合物半導体を用いたトランジスタは、このような高速・低雑音電子集積回路の研究実用化を先導してきた。。中でも、InP系トランジスタは、GaAs系トランジスタに対する、さらなる高速化、低雑音化の要求に応えるため研究されてきており、現在では、常温で最高速、最低雑音のトランジスタとしての地位を確立している。 このInP系HEMTを用いたデジタル回路で動作の高速化を図るには、トランジスタが利得の大きい飽和領域内のみで動作するSCFL(Source-Coupled FEF Logic)回路が有利であるが、本研究以前には、InP系HEMTを用いたSCFLディジタルICは、HEMT本来の高速性を発揮することができなかった。この理由としては、SCFL回路は差動部分のしきい値ばらつきの許容度が小さく、当時の未熟なプロセスによるInP系HEMTでは充分なしきい値均一性を得ることができなかったこと、および配線やレベルシフトダイオード等の寄生効果により速度低下を起こしていたことが考えられる。一方、本研究以前にもInP系HEMTを用いたモノリシックミリ波低雑音増幅器がわずかに報告されたいたが、InP系HEMTの再現性および低雑音設計技術が確立されていなかっため、InP系HEMT単体の超低雑音性能を反映できていなかった。 本研究では、超高速、超低雑音の舞徴をもつInP系HEMTを用いて、将来のテラピット級光ファイバ伝送システムに適用する超高速電子集積回路、およびミリ波通信・情報システムに適用するモノリシック・ミリ波集積回路を実現するための、基本的なIC設計技術を確立する。 特にInP系HEMTでは、本研究の開始当時プロセスによる構造ばらつきが比較的大きく、ICの特性ばらつきや製造歩留まりの低下を生じやすかった。また、InP系HEMTが極めて高速、超低雑音であるため、相対的に、トランジスタ以外の素子や配線により生じる寄生効果により、回路としての性能が制限されやすい。この、デバイスばらつきによるIC特性ばらつきと歩留まり低下の抑制、および寄生効果の定量化と低減を、本研究の中心課題とした。 研究を進めるに当たり、InP系HEMTを用いてデジタルICの高速化を検討するための試験回路としては、SCFLデジタル分周器を、モノリシック・ミリ波ICの低雑音化を検討するためには、モノリシックミリ波低雑音増幅器を使用した。 本研究の結果、モノリシックミリ波低雑音増幅器の低雑音・高歩留まり設計に関するつぎの指針を得た。 (1)低損失コプレーナ線路を用いた低雑音増幅器設計技術の確立 ユニプレーナMMIC構造の増幅器の雑音指数を低減するためには、低損失の太いコプレーナ線路を用いることが有効である。しかし太いコプレーナ線路をこのICの整合回路に通常用いられるショートスタブとして使用したときには、スタプのフリンジ部分の寄生パラメータが回路特性に影響を与える。このため、低損失の太いコプレーナ線路を使うとともに、コプレーナ線路フリンジのパラメータの平面形状スケーリングを用いた簡易算出法を用いて設計に取り入れることにより、低損失コプレーナ線路を用いたミリ波増幅器低雑音化設計技術を確立した。 (2)プロセス構造ばらつき耐性を有する低雑音増幅器設計指針の明確化 HEMTは、通常ゲートリセス構造を採用するが、通常のエッチストパを用いないHEMTでは、ゲートリセス深さはエッチング時間により制御するため、ゲートリセス深さのばらつきが大きい。このため、ゲートリセス深さばらつきの低雑音増幅器の雑音指数への影響をHEMT雑音の一次元二領域物理モデルを用いて定量的に評価し、プロセス構造ばらつきを考慮した増幅器雑音特性均一化の指標を得た。その結果、リセスエッチストッパを用いないゲートリセス深さばらつきが大きい場合でも、雑音整合設計とすることにより増幅器の雑音特性を低く均一にできることを示した。 (3)増幅器の雑音と利得を両立する設計法の確立 完全な雑音整合による設計では、雑音指数は低くなるがミリ波帯では利得が低くなるため、実用的な増幅器では、雑音整合とインピーダンス整合の中間をとり低い雑音と高い利得を両立する設計とすることが多い。この増幅器の雑音指数と利得の中間的な設計で、安定化手法の改良による、増幅器雑音指数と利得の最適化を検討した。その結果、低雑音と高利得を両立するための、雑音整合とインピーダンス整合の中間的な設計において、誘導性負帰還と周波数依存性損失を組み合わせることにより雑音・利得特性が大きく改善できることを示した。 上記(1)〜(3)の設計指針の試作への適用により、InP系HEMTの低雑音性をはじめて反映した超低雑音モノリシックミリ波増幅器を実現した。 また、本研究の結果、SCFLデジタルICの高速化・高歩留まり設計に関するつぎの指針を得た。 (4)SCFLデジタルIC高速・高歩留まり動作のためのデバイス・回路設計指針の確立 線形周波数領域モデルを用いた分周器の動作速度と動作マージンの負荷抵抗依存性解析式を用いて、動作速度および動作マージンの電流スイッチ負荷抵抗依存性を明確化し、SCFLフリップフロップを高速、高歩留まりを実現するための負荷抵抗設計の指針を得た。 また、SCFLフリップフロップ動作歩留まりとInP系HEMTしきい値ばらつきの関係を定量化し、SCFLフリップフロップが高歩留まりで動作するためにHEMTに要求されるしきい値ばらつきの上限を明らかにした。このしきい値均一性の要求を満足するためにHEMTにInPゲートリセス・エッチストッパを導入し、SCFLスタティック分周器を高速・高歩留まりに実現した。 (5)SCFLデジタルIC配線遅延律速の明確化とその低減設計法の確立 InP系HEMTを用いたSCFLデジタルICに関して、動作速度を制限する要因を明確化し、その定量化を行うとともに、制限要因の緩和によるSCFLデジタルIC高速化の指針を得た。特に、配線遅延によるIC動作速度低下の定量化を行い、その低減を図るための配線、ダイオードの設計指針を示した。 すなわち、LC線路とインピーダンス整合の近似による配線遅延の簡易評価法を用いて、SCFLインバータとT-FFの遅延時間解析を行い、その高速化には配線遅延の低減が必要であることを示した。この指針より、回路パタンの縮小と小形・低抵抗の縦型ダイオードの導入を行い配線長を短縮し、スタティック分周器として初めて40GHz動作を実現した。さらに、配線遅延の小さい低誘電率BCB層間膜二層配線系の導入により、50GHz級動作を実現した。また、低インピーダンスの薄層マイクロストリッブ配線を用いた送信端インピーダンス整合設計により、多重反射による波形劣化を抑え、マルチプレクサICの80Gbit/s動作を実現した。 上記(4)、(5)の設計指針の試作への適用により、InP系HEMTの超高速性をはじめて反映した超高速SCFLデジタルICを実現した。また、その技術は40Gbit/s光ファイバ伝送用ICの実現に反映され、これを用いて最初の40Gbit/s全ETDM光ファイバ伝送実験が行われた。 以上により、本研究では、InP系HEMTを用いて超高速光ファイバ伝送用ICおよび低雑音モノリシックミリ波ICを高速・低雑音かつ高均一・高歩留まりに実現するための基本となる設計技術を確立した。 本研究で設計した低雑音モノリシックミリ波ICとSCFLスタティック分周器の到達点をそれぞれ、図1、2に示す。  図表図1 本研究の到達点1(InP系HEMTによる多段モノリシック低雑音増幅器) / 図2 本研究の到達点2(スタティック分周器) |