半導体製造においてSiウェハに回路パタンを形成するために用いる技術はリソグラフィ技術と呼ばれるが、本論文では先端リソグラフィ分野で発生する諸課題に対し、図形演算を用いたパタン処理技術を応用して解決を図ることを目的に、高速パタン処理技術、超解像パタン処理技術、電子ビーム描画データ作成技術について行った研究の成果を述べた。

各章ごとの論旨をまとめて見ると、第2章では先端リソグラフィにおいてパタン処理技術が果たす役割の重要性を述べたあと、3つの課題を指摘した。1つは半導体の大規模化が進むにつれてリソグラフィ段階で行われるパタン処理の効率が低下し、その結果、半導体デバイス開発や製造のターンアラウンド時間が長期化するという問題である。2つ目は、光を使うリソグラフィにおいて、微細化に対応した解像度を達成するための技術開発が年々困難になっている問題である。最後は、ウェハやマスクへの回路パタン描画に用いられる電子ビーム描画装置に関連し、半導体の大規模化、微細化に伴う描画能力向上の要求に応えるため新しい描画技術が導入され、それに対応したパタン処理技術の開発が急務になっている、という問題である。これらの課題を踏まえ、つぎに本研究のアプローチとして、（1）大規模化、（2）解像度向上、（3）高性能マスク描画装置、に対応した課題を解決する研究に取り組むことを説明した。つぎに、それらを実現する上での技術的課題を検討し、従来技術の問題点を指摘した。以上の検討に基づき、本研究がテーマとする新しいパタン処理方式の提案を行った。

第3章では、半導体の大規模化に伴う問題に対処して、リソグラフィの効率化を目的として行ったパタン処理技術の研究について述べた。そのアプローチとして、本研究では半導体設計データの階層構造を利用してパタン処理量を削減し、処理時間短縮につなげる階層処理のパタン処理技術の開発を行った。まず、一般的な半導体設計データの特徴を考察したあと、その階層構造を維持したまま、階層の構成要素単位で図形演算を行なう階層処理の基本フローを提案した。また、階層処理による演算から常に正しい結果を得るには階層組み替えの前処理が必要であることを指摘し、アルゴリズムを提示した。これらの研究に基づき、階層処理の機能モジュールの開発と実験システムの構築を行い、性能を評価した。256Mbit DRAMのミニチュア版では最大で2桁、パタン処理量の圧縮が図られ、大幅に処理時間が短縮できる見通しを得た。

つづいて第4章では、解像度向上対応で、マスクの改良による超解像技術を実用化するために行った、レベンソン位相シフトマスク技術と光近接効果補正技術のパタン処理の研究について述べた。まず、透過光の位相差を利用して理論限界を超えた解像度を得るレベンソン位相シフトマスクの特徴を考察し、その特殊な構造のマスクを実現するために必要なパタン処理を明らかにした。つぎに、レベンソン法の規則に従って、隣接開口部の透過光が180°の位相差を持つように位相シフタを配置したパタンを得るため、レイアウトが確定した後にシフタ配置を行う方法と、レイアウト決定段階まで遡ってシフタ配置を行う場合について、アルゴリズムを開発した。光近接効果補正のパタン処理技術開発では、まずパタン歪みの分類を行って補正の実現法を検討した。つぎに、補正ルールとシミュレーションを併用し、マスクパタンに加工を施してパタン歪みを補正する自動補正法を提案し、プログラムの開発を行った。また、本補正法を微細トランジスタのゲートパタンの補正に適用し、ゲート線幅の均一性が向上することを確認した。

第5章では先端リソグラフィ分野で基幹的役割を果たす可変成形ビーム方式電子ビーム描画装置を例にとり、マスクやウェハの描画データを作成する際に、描画装置対応で行われる描画データ変換のパタン処理技術開発について報告した。まず、この電子ビーム描画装置の構成要素を説明した後、可変成形ビーム、二重偏向、ステージ連続移動で特徴付けられる描画方式とマスク描画法について述べた。つづいて、本描画方式を使い高速、高精度描画を実現するために必要なデータ処理を取り上げ、この対応で開発した描画データ変換のパタン処理技術について説明した。また、変換時間の短縮と描画データ量の圧縮を図ることを目的に、設計データの階層構造の構成要素を導入した描画データの表現形式を提案し、その描画手順を明らかにした。さらに、本提案に沿って考案した、可変成形ビーム方式電子ビーム描画装置の描画データの構成例を示した。

第6章では、可変成形電子ビーム描画装置用デ−タ変換のパタン処理システム試作について述べた。これは、第3章で検討した階層処理のパタン処理技術と、第5章で行った高性能電子ビーム描画装置向けパタン処理技術を組み込み構築したものである。このシステムでは、設計データ入力機能を拡張し、マスク検査装置用のデータ作成機能を含めるなど、実用性を高める改良を図った。さらに、設計データに応じて階層処理と並列処理を使い分ける処理法も、効率化してシステムに組み込んだ。最後に評価を行い、規則性パタンの64Mbit DRAMでは階層処理により図形数が最大4桁圧縮され、平均データ変換は9分／マスクに短縮された。また、4CPU EWSの並列処理により図形演算時間が最大1／3に減少し、ゲートアレイの平均変換時間が12分／マスクに短縮された。また、当社従来比で性能が2桁向上した。これらにより、本研究が提案する階層処理と並列処理を組み合わせた処理法について、従来法を遥かに上回る処理時間短縮の効果が得られることを確認した。

第7章では超解像対応データ処理システムの開発について述べた。これは、第4章の検討結果に基づき、解像度向上を目的として開発したものであるが、先ずシステムの機能と構成について触れ、第4章で開発したアルゴリズムを採用したシフタ配置プログラムの構築について述べた。通常のレイアウトが確定した段階から位相シフトマスクを作成する目的では、解像特性を考慮して優先度付けを行いながらシフタ位相を決める新しい方法を組み込み、解像度の高いウェハパタンが形成可能な位相シフトマスクが得られることを実証した。また、レイアウト作成段階に遡ってシフタ位相を決めるプログラムを開発し、メモリやロジック製品でその効果を確認した。さらに、光近接効果補正向けに開発したシステムの説明と、これをレベンソン法の寸法変換差補正に適用する方法を明らかにした。本研究の結果、解像度向上に向けた技術開発のアプローチの妥当性が確認され、さらにその効果を実製品の設計データで実証した。

第8章ではLSIの非接触解析に使われる電子ビームテスタEBT-1の開発について報告した。この開発は、LSIの集積度の増加とともに強まる、テスト時間短縮やデバイス内部の直接測定などの要求に応えるものである。本システムで、電子ビームをプローブとして微細構造のデバイスが動作状態で測定できるうえ、位置決めが電気的偏向で高速にできるなど、従来のテスト法と比較して多くの利点をもつ。EBT-1では設計上の特徴として、電子光学系やステージなどの複雑な操作を自動化して操作性を高め、また画像処理装置に測定データを電圧波形や電位コントラスト像として可視化するパタン処理機能を設けて、測定機能の向上を図った。さらに、通常のLSIテスタと同じ駆動信号が入力できるようにし、またパッケージ・プローブカード方式を導入してウェハとパッケージLSIの両方の測定に対応するなど、実用性の高い本格的なシステムとした。本システムは先端デバイスの開発や研究、量産で使われ、設計検証、不良解析或いは回路シミュレータのカスタマイゼーションなどで効力を発揮し、特に1Mbit DRAMでは開発期間の大幅短縮に貢献したことを述べた。

以上をまとめれば、本研究は半導体製造の先端リソグラフィ分野で発生している課題を、パタン処理技術を応用して解決することを目的に行われた。大規模化対応では階層処理によるパタン処理法を提案し、アルゴリズムを開発してプログラムとして実現した。また、実製品の評価でも大きな効果を確認した。階層処理は処理対象の規則性に着目したアプローチであり、アルゴリズムの高速化や高性能計算機の利用などと比べて遥かに大きな効果が得られた。半導体の大規模化に伴う課題の解決に対して、本研究が果たす役割は極めて大きい。解像度向上対応では、マスクを改良して実現する超解像技術のパタン処理技術開発に取り組み、レベンソン位相シフトマスクのシフタパタン自動生成技術を開発し、また光近接効果を自動補正するパタン処理技術を開発した。本研究は超解像技術の実用化に道筋をつける上で大きく貢献した。微細化のトレンドとリソグラフィ技術開発の乖離による問題は緩和され、また短波長化技術開発は余裕を持って進められるようになった。さらに、先端リソグラフィで中核的な役割を果たす電子ビーム描画装置の描画データ変換について、高速、高精度描画のため導入された描画方式のパタン処理技術を開発した。また設計データの階層構造を引き継いで変換時間を短縮し、描画データ量を圧縮する描画データの表現形式を提案して、高性能描画装置の実用化を推進した。

本論文の研究をパタン処理技術発展への貢献という観点から見ると、半導体の大規模化に対応してマスクデータ処理を高速化するアプローチとして、設計データの規則性を利用する階層処理のパタン処理方式を導入し、自動化技術として確立したのは本研究が始めてである。半導体の急速な大規模化に、従来の高速図形演算アルゴリズムや高性能計算機の利用によるアプローチだけでは十分でなく、現在では階層処理法が標準的な方法として定着した。また、レベンソン位相シフトマスクはいまだ実用化は十分進んでいないが、露光波長によらない普遍的な技術であり、次世代リソグラフィ開発においても有力候補技術として研究が行われている。その意味でそのパタン処理法を提示し、また実際の設計パタンに適用して効果を実証したことの意義は大きい。光近接効果については、その問題の重要性をいち早く認識し、パタン処理による近接効果補正法を開発した。また、電子ビーム描画対応では、先端リソグラフィのパタン描画で中核的役割を担う、可変成形ビーム方式電子ビーム描画装置のパタン処理技術開発を進めた。

このように、本研究は半導体産業における大規模化と微細化の推進、ならびに先端リソグラフィ分野におけるパタン処理技術の発展に大きく貢献するものである。

VLSIの微細化大規模化は，抽象化が進む設計段階と物理的な制約や問題を伴うプロセス段階との距離を大きくした。限界のごく近傍で半導体上のパタンを形成するのも当然となっており，設計をそのまま処理しても目指すパタンは実現されない。現在の半導体開発と製造において，このような論理的パタンと物理的パタンとのギャップを埋める役割は，リソグラフィーにおけるパタン処理に委ねられている。また，半導体の微細化大規模化は，このように複雑化するパタン処理への量的な負担も膨大にしつつある。本論文は，このような先端リソグラフィーにおけるパタン処理に関して，設計の階層構造を生かした高速化，超解像露光の位相シフタの自動配置，電子ビーム描画装置を用いる統合マスク作成システム等々の実現を目的として，申請者が半導体企業の最前線において行った研究開発の成果をまとめたもので，全体で9章から構成されている。

第1章の序論においては，半導体の製造工程とリソグラフィー技術の役割を概観し，上記の問題意識と研究課題を整理している。

第2章は先端リソグラフィーにおけるパタン処理の技術課題と題し，半導体微細化の中でのパタン処理について，その課題ごとに基本的な図形処理の演算量を見積もり，大規模化によっていかに計算量が増大するかを示している。次に微細化に伴う物理的問題について考察し，解像度と焦点深度との背反的関係から超解像露光技術導入の必然性を論じ，そのための位相シフタ配置，光近接効果補正などのパタン処理の役割と課題を示している。

続く第3章は階層処理のためのパタン処理技術と題し，本論文の主要成果の一つである設計データの階層構造を可能な限り生かしたパタン処理アルゴリズムを定式化し，その実装と評価結果を述べている。設計データはセルの階層構造からなる。全展開パタン数とセル内パタン数の総和との比であるRegularityを高めるため，申請者が考案したアルゴリズムは，セル間の重複の有無と種類を求め，その結果からセル展開の必要性を判断する。重複グラフを定義し，幅優先探索により重複の多いセルから順に上記の判断を行い，重複セルが消滅した時点でセル展開を停止することでRegularityの低下を押さえている。またアレイセルに対しては正規化処理を導入した。以上のアルゴリズムの実装と評価の結果，従来のフラット処理に比べて最大で2桁の効率化が実現できたと述べている。

第4章は解像度向上のパタン処理技術と題し，同じく本論文の主要成果の一つとして，レベンソン超解像マスクの位相シフタの自動配置アルゴリズムと近接効果補正アルゴリズムの定式化と実装方法を述べている。申請者は，パタンの近接度からシフタ配置の要不要と必要度を算定し，必要度の高さで重み付けした隣接関係のグラフの中から重みの総和を最小とする最小全域木を求め，これを二部グラフ化する手順で位相シフタの自動配置アルゴリズムを導いた。光近接効果補正に関しては，高速化のためルールベースとモデルベースを組み合わせる方法を実用化している。

第5章，第6章は，可変整形電子ビーム描画の効率化のパタン処理とデータ変換技術について述べている。特有な基本パターンの投影描画機能を有する電子ビーム描画装置の高速性と精度を引き出すため，基本図形分割，フレーム分割などのデータ変換を階層性を保って行う方法を考案し，これを第3章で述べた階層パタン処理と一体化し，さらに複数プロセッサによる並列処理で高速に実現するシステムを構成した。処理図形数の圧縮，データ圧縮，並列度向上などで，従来方式に対して総合的に2桁近い性能向上が得られたと述べている。

第7章は超解像対応パタン処理システム試作と題し，第4章で述べたレベンソン位相シフタ自動配置と光近接効果補正の現在の業界標準設計ツール上への実装とその評価結果について述べている。

続く第8章は，電子ビームテスタの開発と題し，設計データのパタン情報を活用し，チップ上の任意箇所の電圧波形を非接触で測定可能なVLSI検査装置の開発結果について述べている。

最後の第9章は結論であり，以上の成果を総括するとともに，半導体技術の中で本研究の果たした役割について論じている。

以上，要するに，本論文は，先端リソグラフィー分野で発生する複数の困難な課題に対し，基本に立ち返った考察に基づき，独自性の高いパタン処理アルゴリズムを開発して解決を与えたもので，半導体の大規模化の推進に本研究が与えた影響，および果たした役割は大きい。また，本研究はパタンを扱う画像処理や図形処理の分野，超解像などの光学技術への波及効果を有し，システム情報学上の貢献が大きい。よって，本論文は博士(情報理工学)の学位論文として合格と認める。