

## 審査の結果の要旨

論文提出者氏名 前田茂伸

本論文は「絶縁膜上のシリコン MOSFET の信頼性と LSI 応用に関する研究～多結晶シリコン TFT と SOI デバイス～」と題し、絶縁膜上のシリコン多結晶もしくは単結晶薄膜に形成される MOS デバイスについて、大規模集積回路に採用した場合の信頼性向上を主眼としてデバイス物理的研究を行った結果を述べたもので、七章で構成されている。

序章「イントロダクション」が本論文の序論を成す。絶縁膜上の多結晶シリコンによる薄膜トランジスタ(TFT)および絶縁膜上の単結晶シリコン層(SOI)を用いた SOI MOSFET を主題として、高速・低消費電力の大規模集積回路(LSI)への適用を論じるという主旨を述べ、本論文の構成を説明している。

第 1 章は「なぜ低消費電力デバイスか?」と題して、LSIにおいて低消費電力デバイスが要求される背景を開発の歴史に基づいて論じている。また TFT 負荷型スタティック RAM(SRAM)と SOI MOSFET のデバイス物理的な基礎を説明して後続の章への準備をしている。

第 2 章は「多結晶シリコン TFT における BT ストレス信頼性」と題し、SRAM の負荷として使う場合の多結晶シリコン TFT について、バイアス・温度(BT)ストレスによる特性劣化の機構が、ゲートと絶縁膜の界面および多結晶シリコンゲートの結晶粒界に存在する水素化されたダンギングボンドの反応で説明できることを示し、劣化の抑制には多結晶シリコンの粒界拡大が有効であると指摘している。

第 3 章は「ボディー固定型 SOI デバイスのデバイス物理」と題して、SOI MOSFET の過渡的なボディー浮遊効果を論じている。ボディーの定常電位を固定した場合の過渡的な電位変化と基板バイアス効果に関する検討を行い、前者については静電誘導結合の影響が最も大きいがフィールドシールド分離技術によって抑制できること、後者はボディー電位固定 SOI MOSFET の場合小さく、SOI デバイスの利点が発揮されていることを示し、デバイス構造設計上の具体的指針を提示している。

第 4 章は「フローティング SOI MOSFET のホットキャリア寿命予測方法」と題し、SOIMOSFET における衝突電離に起因する定常的なボディ浮遊効果を論じて、正孔電流を測定することによってホットキャリア寿命の低下を予測し回路シミュレーションに取り入れる方法を提示している。

第 5 章は「絶縁膜上の MOSFET の他の応用」と題して TFT と SOI MOSFET の LSI におけるその他の応用を論じている。TFT については、その構造自由度を生かした 1 ギガビット以降のダイナミック・ランダムアクセス・メモリ(DRAM)セルへの適用を提案してスケーリングに沿った微細化では達成できないブレークスルーが可能であることを示し、また SOI MOSFET については、高周波／アナログ応用において静電誘導損失の減少によって能

動素子、受動素子とも性能が向上すること、絶縁性基板による回路分離でデジタル・アナログ混載のシステム LSI 実現が容易である等の利点があることを明らかにしている。第6章は結論であって、以上の各章の結果を要約するとともに今後検討を要する問題が考察され、また将来に向けての展望が示されている。

以上、本論文は絶縁膜上のシリコン多結晶もしくは単結晶薄膜で構成される MOS ドラジスタについて、大規模集積回路に採用して高速・低消費電力の優れた性能と高い信頼性を発揮させるために、主としてデバイス物理の観点からデバイス動作の不安定性の原因を実験と解析によって解明し、問題点を工学的に解決するとともにデバイス設計のための指針を提示したものであって、電子工学の発展に寄与する所が少なくない。

よって本論文は博士（工学）の学位請求論文として合格と認められる。