

## 審査の結果の要旨

論文提出者氏名 石田 光一

本論文は「ユビキタス・エレクトロニクスに向けた低電圧 CMOS アナログ集積回路に関する研究」(英訳: A Study on Low-Voltage CMOS Analog Circuits for Ubiquitous Electronics)と題し、CMOS アナログ集積回路におけるスケーリング則について考察するとともに、ユビキタス・エレクトロニクス用途などを意識し、低電圧、小面積アナログ集積回路を実現する手法を提示するもので、全 6 章で構成されている。

第 1 章は「序論」であり、今後のユビキタス・エレクトロニクスに向けた CMOS アナログ集積回路への要求事項や課題などについて述べるとともに、本研究の背景を述べ、目的を明確化している。

第 2 章は「CMOS アナログ集積回路におけるスケーリング」と題し、CMOS アナログ集積回路に、デジタルトランジスタのスケーリング則を適用した場合について考察するとともに、アナログ回路がテクノロジー・スケーリングのメリットを享受するための方法論を概観している。

第 3 章は「低しきい値デバイスを用いた低電圧スイッチトキャパシタ回路」と題し、低しきい値の MOS デバイスをアナログ回路に用いる場合のリーク電流の影響を明らかにし、その解決手法としてスイッチトキャパシタ回路やスイッチトカレント回路などに応用可能な SCCMOS 方式と AT-Switch 方式という 2 種類のリーク抑制スイッチ方式を提案している。0.5V 動作のシグマデルタ変調回路を 0.15 $\mu\text{m}$ 、FDSOI プロセスにて実装し、各々の方式が既存方式と比較して S/N 比及びダイナミックレンジが改善され、低電圧回路の実現が可能であること示した。

第 4 章は「ハイパスシグマデルタ変調を用いた低雑音アナログ・デジタル変換回路」と題し、DC オフセットや 1/f 雑音など低周波雑音の影響を低減するアナログ・デジタル変換回路を、シグマデルタ変調回路の伝達特性をハイパス特性とし、これにチョップ安定化回路を組み合わせることで実現できることを示した。

第 5 章は「高耐圧演算増幅回路」と題し、スケーリングした MOS を用いてゲート酸化膜にストレスをかけることなく、電源電圧と出力振幅をトランジスタの標準使用電圧値以上に引上げることが可能な演算増幅器を提案している。スケーリング前の既存回路と同等の出力振幅が得られるため、S/N 比と帯域を一定という条件下でも消費電力を増加させずに小面積実装が可能であることを示した。フィルタやアナログ・デジタル変換器など多くの回路の小型化が可能である。

第 6 章は総括であり、本研究の成果を要約し結論を述べている。

以上のように本論文は、微細化されたデジタル用トランジスタを使用して低電圧、小面積 CMOS アナログ集積回路を実現する回路手法として、リーク抑制スイッチ方式と高耐圧演算増幅回路を提案し、その有効性を設計、試作、測定を通じて実証したものであって、電子工学上寄与するところが少なくない。

よって本論文は博士(工学)の学位請求論文として合格と認められる。