

論文内容の要旨

論文題目 Epitaxial ferromagnetic MnAs thin films and heterostructures: Growth, structure, magnetic, and spin transport properties

(エピタキシャル強磁性 MnAs 薄膜とそのヘテロ構造：成長、構造、磁気特性およびスピン伝導現象)

氏名 中根了昌

現在のエレクトロニクスの中で多く利用されている磁性体デバイスは、その動作原理において磁性体磁化の相互作用、磁気起電力効果、もしくは磁性体からの漏洩磁場といったものを利用している。しかしながら 1988 年の巨大磁気抵抗効果 (giant magnetoresistance: GMR) や 1995 年のトンネル磁気抵抗効果 (tunnel magnetoresistance: TMR) における大きな磁気抵抗変化の発見以来、他のデバイスとの融合が意識され始めた。一方、半導体デバイスは現在のエレクトロニクスにおいて重要な役割を担うもうひとつの分野であるが、これまでのデバイスではその動作においてキャリアスピノンを全く利用してこなかった。しかしながら微細化により量子効果が著しくなるにつれ、キャリアスピノンが大きく意識されることとなった。こうした背景からエレクトロニクスの 2 大分野である磁性体と半導体の融合が意識された結果、新しい「半導体スピノンエレクトロニクス」とよばれる分野が形成され、現在研究が推し進められている。

スピノン用いて新しいエレクトロニクスを形成するにはさまざまな方法が提案、検討されているが、その中の重要な構造のひとつに半導体基板上にエピタキシャル成長した強磁性金属/半導体ヘテロ構造がある。この強磁性金属/半導体ハイブリッドヘテロ構造は、どのような強磁性材料を用いても作製できるわけではない。近年、半導体作製技術において発展してきた分子線エピタキシー法 (molecular beam epitaxy: MBE) により、いくらかの良質な強磁性金属/半導体ハイブリッドヘテロ構造の作製が可能となった。室温で強磁性を示す MnAs は、NiAs 型六方晶の結晶構造をもつ強磁性金属であるが、非常に有望な材料として期待されている。エピタキシャル MnAs 薄膜は MBE により Si および GaAs 基板上に作製でき、既存の半導体技術と整合性が良いという特徴を持っている。さらに MnAs ベースのエピタキシャル多層ヘテロ構造の作製が可能である。これらのエピタキシャル多層ヘテロ構造において大きなスピノン依存現象が発現すれば、半導体のさまざまな特長ともあわせ素子設計の自由度が高く、従来にはない機能をもつたスピノンエレクトロニクスデバイスの作製が期待される。

本研究では、はじめに MBE を用いたエピタキシャル MnAs 薄膜の GaAs 基板への作製とその結晶成長条件の最適化を行った。また多層ヘテロ構造を作製することを考えた場合、原子レベルで平坦な表面を実現する必要がある。結晶成長中の RHEED 觀察、成長後の AFM による表面の観察、AGFM による磁化曲線の測定により MnAs 薄膜の評価を行った。GaAs(001)基板を用いた場合、RHEED 觀察と成長後の磁化曲線の測定により、成長温度の最適化を行なった。しかし表面が原子レベルで平坦ではなかったため、成長後 As 照射下での熱処理を行った。これにより表面平坦性が得られ、さらに磁気特性も向上することがわかった。GaAs(111)B 基板を用いた場合、平坦な表面を得るために 9 原子層の GaAs バッファー層を用いた。これにより原子レベルで平坦かつスムースな表面を得ることができた。

次にエピタキシャル MnAs/NiAs/MnAs ヘテロ構造を GaAs(001)、GaAs(111)B 基板上に MBE 成長した。NiAs は MnAs と同様の六方晶の結晶構造を持ち、非磁性金属である。エピタキシャル成長方位は、(001)GaAs 基板上で(-1100)MnAs/NiAs、(111)B GaAs 基板上で(0001)MnAs/NiAs であり、MnAs と NiAs のエピタキシャル関係は成長中に変化しないことが確認された。また磁化曲線ではこれら二つのヘテロ構造において明瞭なダブルステップが確認された。このダブルステップは 2 つの磁性層における磁化方向が相対的に平行、反平行と変化していることに対応し、スピンドルブ効果発現のためには必ず必要な条件である。透過型電子顕微鏡による格子像の観察において、GaAs(001)基板上、GaAs(111)B 基板上に MBE 成長したヘテロ構造では MnAs/NiAs へテロ界面における構造が違うことが確認された。これは GaAs 基板に対するエピタキシャル方位が変化した結果、MnAs と NiAs との格子不整合が変化し、そのために緩和機構が異なったためと考えられる。また GaAs(001)基板上のヘテロ構造では薄膜面内方向に電流を流す CIP 配置 (Current In Plane geometry) での明瞭なスピンドルブ効果の発現を確認した。

一方、半導体を中間層としたエピタキシャル MnAs/III-V(GaAs,AlAs)/MnAs ヘテロ構造では、中間層の半導体が電子に対して障壁として働くため、TMR の発現が報告されていた。本研究では成長中に As フラックスを変調することにより、これらのエピタキシャル構造の結晶性、特に障壁層の改善を行った。障壁層への Mn の偏析がスピンドルブの原因となり TMR 効果を劣化させることが考えられたため、成長温度を 200°C とした。障壁層成長中の V/III フラックス比を最適化することにより、良好な結晶性を示す RHEED 像と明瞭な RHEED 振動が得られた。このことは結晶性が高くなったことを示している。この障壁層の改善により、上部 MnAs 層の結晶性も改善することができた。磁化曲線を測定し、障壁が GaAs、AlAs のそれぞれの場合についての障壁層への Mn 原子の取り込みを評価した。GaAs の場合、過剰 As 原子が Mn の偏析を抑えるために有効であることがわかったが、上部 MnAs の結晶性が劣化することがわかった。このことを解決するには過剰 As 原子を取り除いた成長条件と GaAs の膜厚を 5nm 以上にすればよいことがわかった。AlAs の場合には過剰 As 原子が無い場合でも Mn の偏析が抑えられることがわかった。しかしながら上部 MnAs の結晶性の劣化が確認され、このことは上部 MnAs の成長温度を 230°C とすることにより改善できることがわかった。

高集積デバイス作製のためには 100nm もしくはそれ以下のサイズの加工技術を構築することが不可欠である。半導体において確立された反応性ガスを用いたドライエッティングは金属磁性体にはそのまま応用できないので、イオンミリングによるドライエッティングを用いた。EB リソグラフィー、EB 蒸着、イオンミリングを用いることにより 100~800nm 程度の四角形状の MnAs ピラーを作製した。この微細加工した MnAs ピラーの磁区観察を磁気力顕微鏡を用いて行った。GaAs(001)基板上に作製した MnAs ピラーは強い面内一軸異方性のため、縦横比によらず単磁区構造が実現することがわかった。一方、GaAs(111)B 基板上に作製した MnAs ピラーは面内等方的な性質であるため、ピラーサイズの縦横比を変化させ形状異方性を制御することにより単磁区の実現を試みたが、室温ではその制御が困難であることがわかった。作製した MnAs ピラー上への SiN の積層とフォトリソグラフィーによりコンタクトパッドを作製し、微細加工のプロセスの評価を行った。得られた結果から、SiN は表面電流を抑え、高耐圧であることがわかり、このプロセスは CPP 配置 (Current Perpendicular to Plane geometry) での電流特性を測定するのに有望であることがわかった。

構築したプロセスを用い、エピタキシャル MnAs(20nm)/GaAs(3nm)/MnAs(20nm) の加工と TMR の測定を行った。加工したサンプルの大きさは(50 × 200

nm^2 , $100 \times 400 \text{ nm}^2$, $200 \times 800 \text{ nm}^2$)である。直流バイアスの印加による 3~K での磁気抵抗の測定を行い、すべてのサンプルにおいて 2.6% 程度の TMR 比が得られた。 $100 \times 400 \text{ nm}^2$, $200 \times 800 \text{ nm}^2$ のサンプルにおいて得られた接合抵抗は $0.30\Omega \mu \text{m}^2$ であることがわかった。TMR 比向上のためにはこの接合抵抗を大きくする必要があると考えられ、結晶成長条件の更なる最適化が望まれる。

上記プロセスを用いて、エピタキシャル MnAs/NiAs/MnAs の微細加工と CPP 配置での電気伝導測定を行った。特に、電流密度が 10^7 A/cm^2 程度のときに発現すると予想されるスピン注入磁化反転がこのヘテロ構造において発現するかどうかを検証した。電流を正方向 (コンタクトパット → 基板) に増やしてゆくと $10^7 \text{ A/cm}^2 \sim 10^8 \text{ A/cm}^2$ の電流密度において抵抗が数回ジャンプしながら減少し、最終的に最も低い値になった。この後、電流を減じ、さらに負方向 (基板 → コンタクトパット) へ増加してゆくと $10^7 \text{ A/cm}^2 \sim 10^8 \text{ A/cm}^2$ の電流密度において抵抗が一度ジャンプして増加し、最も高い値を示した。この V-I 特性におけるヒステリシスは以下の特徴を持つ。

- (1) 電流を正(負)方向へ流したとき抵抗のジャンプが発現しなければ、負(正)方向での電流印加時に抵抗のジャンプはない。これは高抵抗と低抵抗の二つの状態を、しきい値電流において遷移していることをあらわしている。
- (2) この特徴を持つ V-I 特性がすべての素子で得られたわけではなく、また電流密度は素子によってある程度ばらつくが、一度得られた特性は何度測定しても同じ結果が得られ、再現性がある。

これらの特徴から高抵抗状態が磁化の反平行状態に、低抵抗状態が磁化の平行状態に対応すると考えられる。すなわち得られた V-I 特性はスピン注入磁化反転の発現であると考えられる。