

論文の内容の要旨

論文題目 超高速バックボーン網における高信頼同期・バッファ制御系設計技術

氏名 植松 芳彦

1. 序論

本論文は、超高速バックボーン網の情報信号転送の高品質化・高信頼化を目的とし、デジタル信号処理系バックボーンネットワークシステムにおける物理層レベルの同期処理系設計技術、ならびにセル/パケットバッファ制御系の設計技術についての研究成果をまとめたものである。

エンドエンド情報転送は、網内各システムが受信信号から転送情報単位(フレーム・パス・パケット)を明確化する同期処理を行い、転送情報単位に定められた送信方路に転送することで実現される。本論は物理層レベルの同期処理について、リンクの高速化に柔軟に対応し、かつ信頼性の高い同期法を提案する。

またリンク・パスの物理リソースは有限なため、通信網は物理リソース毎にセル・パケットのバッファサイズや収容トラヒック量を制限することで、エンドエンド転送品質を一定化する。本論はバッファ・収容設計について、低優先クラスや実システムの構成を考慮した高品質収容設計法を提案する。

2. 超高速・高信頼伝送路符号同期法

超高速ネットワークシステムは、受信信号に対して伝送路符号の同期、伝送フレームの同期、セル/パケット同期の順番で同期処理を実施し、取り出した情報単位であるセル/パケット単位に定められた送信方路への転送処理を行う。伝送路符号について、10Gbit/s クラスの伝送速度ののびしろが少ない領域では、ビット挿入符号、スクランブル、またはその組み合わせにより、伝送速度や回路規模の増大を抑制しつつ BSI を確保する。本論文は、超高速 Ethernet や超高速システム内部光接続等で用いられるビット挿入符号について、同期確立を高速化・高信頼する並列型符号同期方式を確立した。

提案符号同期方式は、符号ワードと同一長のウィンドウを設定してウィンドウ単位に並列に挿入ビット位置をチェックし、ウィンドウ内で連続して最も長く検出した位置を真の挿入位置と判定する。これによりランダムな受信信号系列が偶発的に挿入ビットを模擬した場合であっても、真の挿入位置に伝送路誤りが発生しない限り誤った位置で後方保護過程に入る可能性がなく、同期の信頼性を飛躍的に向上させることができる。また提案方式の同期過程を厳密に記述するシグナルフローグラフモデルを提案し、モデル上の各状態から同期状態に至る伝達関数間に成り立つ漸化的な関係に着目して同期過程を厳密に解析する方法を確立した。提案方式が従来のビットバイビット検索方式に比べ、誤同期危険率や同期復帰時間等において極めて優れた特性を示すことを定量的に明らかにした。

3. 超高速・高信頼 SDH フレーム・パス同期法

SDH ネットワークシステムは、STM-N フレームが収容する様々な容量のタイムスロットパスの同期・詰替・多重処理

を実行する。SDH ネットワークシステムの同期系処理の高速・高信頼化については、STM-N フレーム同期の高速・高信頼化、様々な容量のタイムスロットパスに対する同期・クロック乗換処理(ポインタ処理)の高信頼化の課題がある。

高速・高信頼フレーム同期について、本論は 40Gbit/s までの超高速 SDH 伝送フレームに対し、156Mbit/s 動作の SOH プロセッサの並列処理により高信頼なリンク確立を実現する拡張性の高いフレーム同期方式を確立した。分離機能の位相ずれを後段のフレーム同期機能が完全に特定するための同期ワードパタン条件を明確化し、位相ずれを補正しながらリンク確立する同期アルゴリズムを提案した。シグナルフローグラフによる提案アルゴリズムの状態遷移過程分析により、適切な同期ワード長、保護段数設定により、超高速回路技術を適用したシリアル同期方式と同等の同期特性を実現できることを示した。

ポインタ処理について、任意のタイムスロットパスに対し迅速な異常検出、高い伝送路誤り耐力、確実なクロック乗換を実現するポインタ処理方式を確立した。最小タイムスロット単位の伝送誤り保護処理とパス収容状態の常時監視を特徴とするポインタ処理方式を提案し、シグナルフローグラフによる状態遷移過程分析により、パス容量によらず迅速な異常検出と伝送路誤り耐力を両立できることをしめした、また様々な容量のタイムスロットパスに対し、速度調整バッファ量と伝送路ワング耐力の相関を明らかにし、安全側の速度調整バッファ設計基準を明確化した。

4. システム内部速度調整バッファ設計法

IP/ATM バックボーンネットワークシステムでは、セル/パケットスイッチ部の無瞬断冗長切替を実現するため、積極的にスイッチ部の速度を上昇させることで実行収容率を低減させる場合がある。また STM-N フレームや Ethernet フレームに見られるように物理的な伝送フレームフォーマットはリンクの正常性監視や伝送路符号化のためのオーバーヘッドを含むため、スイッチ部と伝送フレームのペイロードの間には速度差異が発生する。本論は、これらの速度差異を吸収する速度調整バッファの設計法について、バッファ量、内部速度上昇量と、転送品質の間に成り立つ関係を明らかにし、システム内部の速度調整系の設計法を確立した。

速度調整バッファのバッファフィルの状態遷移をシグナルフローグラフによりモデル化し、各状態からセル損失発生状態に至る時間に関する伝達関数を求め、その間に成り立つ漸化的関係から廃棄発生時間間隔、バッファ量、内部速度上昇量の関係の厳密解を求める方法を確立した。

5. 高品質パケットバッファ・収容設計法

ユーザトラフィック需要の変動に対し常に一定の転送品質を実現するためには、各ネットワークシステムのトラフィック収容条件やパケットバッファ条件を明確化し、それを上回らないようなトラフィック収容制限を行う必要がある。バッファ・収容設計は Diffserv スケジューラ等によりパケットレベルでトラフィックのクラス分離を行い、クラス毎に設計を行うのが一般的だが、多くのシステムが実装する非割込型優先制御や公平制御の場合、高優先クラスの品質は低優先クラスや他の同等クラスのトラフィック状態の影響を受ける。本論は Diffserv 等の優先制御パケット網におけるエンドエンド転送の高品質化を目的とし、低優先クラスの影響を安全側に考慮した高優先クラスのパケットバッファ・収容設計法を確立した。

非優先権待ち行列モデルにより各システムの高優先クラス滞留パケット数の平均分布を求め、各システムの最悪入力トラフィック特性をオンオフモデルで近似し平均ポアソン入力との乖離量の分布を伝達関数として求め、平均分布と乖離量分布を重畳することで、各システムの高優先クラス滞留パケット数分布を求め、これを安全側の品質設計基準とする方法を提案した。最悪分布の伝達関数の重畳により、多段接続系の品質設計にも適用可能である。シミュレーションとの

比較等により、提案法の有効性、評価の安全性を示した。

6. 結論

本論文は、超高速バックボーン網の情報信号転送の高品質化・高信頼化を目的とし、物理層レベルの同期処理系設計技術、ならびにセルノパケットバッファ制御系の設計技術についての研究成果を紹介した。

伝送路符号同期について、10GbitEthernet 等の高速光リンクで用いられるビット挿入符号に対し高信頼な符号同期を実現する並列型符号同期法を提案し、その有効性を示すとともに同期保護段数等の設計法を確立した。

伝送フレーム・パス同期について、～40Gbit/s までの超高速伝送フレームに対し、156Mbit/s 動作の SOH プロセッサを用いてスケーラブルかつ高信頼なリンク確立を実現する並列フレーム同期法を提案した。また任意速度の SDH パスに対し、迅速な異常検出、高い伝送路誤り耐力をスケーラブルに実現するポインタ処理法を提案した。提案法の有効性を示すとともに、同期保護段数等の設計法を確立した。

伝送ペイロードとセルノパケットスイッチ部の処理速度差異を吸収する速度調整バッファについて、バッファ量、内部速度上昇量と、転送品質の間に成り立つ関係の厳密解の導出法を提案し、システム内部の速度調整系の設計法を確立した。

優先制御パケット転送網におけるバッファ・収容設計について、低優先クラスの影響をパケットスイッチの入力側および出力側で安全側に考慮した、高優先クラスの品質設計法を確立した。

これらの研究成果は、NTT が導入する超高速 SDH 伝送システム、超大容量 ATM クロスコネクシステム等の基盤ネットワークシステムに適用されている。