

論文の内容の要旨

論文題目

Variable-Body-Factor Fully-Depleted SOI MOSFETs
for High-Speed, Low-Power VLSIs

(基板バイアス係数可変完全空乏型 SOI MOSFET)

氏名 大藤 徹

過去 30 年以上にわたり、LSI は MOSFET の微細化によって集積度と性能を向上してきた。しかしながら近年の LSI 中の集積度増大による消費電力増大が非常に大きな問題となっているにもかかわらず、電源電圧低下による従来の低消費電力化手法は限界に近づいてきていると考えられる。そこで MOSFET の設計パラメタ最適化による低消費電力化に加えて、回路動作時の適応制御による低消費電力化手法が将来には重要になると考えられる。このような手法のひとつとして MOSFET の基板バイアス効果を用いた適応的手法（基板バイアススキーム）が提案されている。この技術は歩留まり劣化の原因となる MOSFET の特性ばらつきを LSI 製造後に抑制でき、また動作状態を保持したまま MOSFET のリーク電流を軽減で抑制できるという点で非常に有望である。基板バイアス効果は MOSFET の特性を劣化させるので、従来は可能な限りの低減の努力がなされたが、基板バイアススキームでは状況に応じてしきい値電圧を変化させるために適切な量が必要となる。基板バイアス効果の大きさを表す基板バイアス係数 γ は基板電圧 V_b の変化に対するしきい値電圧 V_{th} の変化量 $\Delta V_{th}/\Delta V_b$ で定義され、ゲート・チャネル間容量 C_G とチャネル・基板間容量 C_B の比 C_B/C_G で表されることが知られている。よって γ の確保には C_B の確保が重要である。一方将来の高性能デバイスと考えられている完全空乏型 SOI MOSFET への基板バイアススキームの適用を考えると、厚い埋め込み酸化膜(BOX)のため C_B が非常に小さく γ の確保が困難である。 γ の確保には BOX の薄膜化が必須であるが、近年の微細完全空乏型 SOI MOSFET では BOX 膜厚を 10nm 程度とする必要があり、この場合 γ の増大に加え寄生容量の増大がデバイス性能劣化の要因となる。よってこのまでの完全空乏型 SOI MOSFET への適用は実用上難しい。

これらの背景を踏まえ、筆者は基板バイアス係数可変完全空乏型 SOI MOSFET を提案した。提案デバイスは、10nm 程度の非常に薄い BOX と、不純物濃度が低い基板を持つ完全空乏型 SOI MOSFET である。このような構造を用いると、動作時には基板を空乏させることで、基板空乏層直列容量により C_B を、したがって γ を小さくできる。一方待機時には基板-BOX 界面を反転/蓄積さ

せ基板空乏層容量の効果をなくすことで大きな γ が得られる。基板の空乏と蓄積/反転状態の切り替えは基板バイアスの印加により実現できる。これにより、待機時には大きなしきい値電圧の上昇によりリーク電流を低減でき、一方動作時には電流オンオフ比の改善や基板空乏層容量の影響による寄生容量の低減を実現できると考えられる。

基板バイアス係数可変完全空乏型 SOI MOSFET の動作手法として Type-I と Type-II の二種類を提案した。Type-I と Type-II の違いは基板電圧の印加方法である。図 2 のように、提案デバイスには基板と BOX-基板界面に反転層を提供する反転層供給電極が用意されているが、Type-I では反転層供給電極電圧 V_{side} と基板電圧 V_{sub} を同電圧のまま変化させることで動作時と待機時を切り替えるのに対し、Type-II では V_{sub} を負に固定して V_{side} のみを変化させることで動作時と待機時を切り替える。図 2 より Type-I、Type-II 両方の手法によりしきい値電圧の変調と γ の変調(傾きの変調)が確認でき、本提案デバイスで期待される特性を表していることが分かる。しかし Type-I には BOX 膜厚の薄膜化に伴い基板空乏状態を実現する基板電圧範囲が狭まる問題がある。一方で Type-II は動作時には V_{side} に依存せず安定な V_{th} を実現し、待機時には V_{side} の変調により従来型と同様大きな V_{th} シフトを実現する。また V_{sub} の変調により動作時の V_{th} 調整が可能であり、この効果がチップ間ばらつき補正に応用できる。また動作時には、 V_{sub} には負バイアスが、 V_{side} には正バイアスが印加され pn 逆バイアス状態となるので BOX-基板界面の蓄積・反転キャリアはそれぞれの電極に吸収され安定な基板空乏状態を実現できる。よって BOX 膜厚が 10nm 以下の場合でも、動作時のドレインポテンシャルの影響による基板界面の反転といった問題を避けることができ、動作時の性能劣化を最小限に抑えられる。シミュレーション結果によると、提案型の動作時のインバータ遅延は薄膜 BOX 使用時にも 100 nm の BOX を持つデバイスと比較してほぼ劣化がない(図 3 左参照)。また低アスペクト比チャネル FinFET へ提案型手法を適用してシミュレーションを行い、基板バイアスによる動作時と待機時の V_{th} 変調と、動作時の基板空乏、待機時の基板反転が実現されることを確認し、提案手法が FinFET でも適用可能であることを示した(図 3 右参照)。

シミュレーションで予想された基板バイアス係数可変完全空乏型 SOI MOSFET の動作時の高速性を実証するために、10 nm の薄膜 BOX を持つウェハ上に 0.15 μm ルールプロセスでリングオシレータを試作して測定評価を行った。図 4 のように、同じリングオシレータの Type-II で基板が空乏している状態と Type-I で基板が反転している状態とは同じ電流量での性能を比較できる。この特徴を利用して基板反転時と基板空乏時の性能比較を行った結果、Type-II の空乏時は Type-I の反転時よりも同じ電流量で高速に動作することを示した(図 4)。これは基板空乏化による γ と寄生容量の減少による性能向上と考えられる。本提案手法の優位性が実験からも確認できたといえる。

以上、本研究では、基板バイアスキームに最適なデバイスとして完全空乏型 SOI MOSFET を提案し、シミュレーションと実測によりその有用性を示した。提案手法は将来技術である完全空乏型 SOI MOSFET と基板バイアスキームの組み合わせを、双方の利点を損なうことなく実現する唯一の手段である。またこの手法は MOSFET の基板部分のみが新規構造であり、一方で近い将来に導入が予想される新技術、たとえば高誘電率ゲート絶縁膜、メタルゲート、ひずみチャネルなどは、すべて MOSFET のチャネルより上部の構造へ適用される。よって本手法はこれらの新技術の導入を阻害せず、既存技術や将来技術との融合性という点からも非常に優れているといえる。




図1 基板バイアス係数可変完全空乏型 SOI MOSFET の模式図。左図は基板が反転して γ が大きい状態を、右図は基板が空乏して γ が小さい状態をそれぞれ表している。基板には基板部分に電圧を印加するための電極のほかに基板反転層形成のための電極が存在する。




図2 左：Type-I と Type-II の電圧印加方式の模式図と、右：しきい値電圧の基板バイアス依存性の実測結果とシミュレーション結果。点線は実測結果を、実線はシミュレーション結果をそれぞれ示す。




図3 左：デバイスシミュレーションにより得られた Type-I、Type-II と従来型完全空乏型 SOI MOSFET の動作時のインバータ遅延時間の BOX 膜厚依存性。Type-II は BOX 膜厚が 10 nm 以下でもほとんど性能劣化がない。右：デバイスシミュレーションにより得られた低アスペクト比 FinFET に Type-II を適用した場合の電流特性。しきい値電圧のシフトと動作時の基板空乏を確認することができ、FinFET にも適用可能である。




図4 Type-I と Type-II 動作によって、リングオシレータの遅延時間 t_{pd} とリングオシレータに流れる電流 IDD_{on} の関係の基板バイアス依存性をプロットしたもの。Type-II が Type-I と比較して同じ電流で 7%程度小さい t_{pd} を実現できているが、この条件では Type-I では基板が反転しているのに対して Type-II では基板が空乏していると考えられる。