

論文の内容の要旨

論文題目：

Computer Architecture for Compute-Limited Scientific Models  
(プロセッサ能力制約的なモデルのための計算機アーキテクチャ)

氏名 ジュレイド・マディーナ

本論文では、プロセッサ能力制約的な科学計算モデルの効率化のための、アーキテクチャ、またはマイクロアーキテクチャに対する斬新な手法を提供する。ここで、プロセッサ能力制約的なモデルとは、メインメモリへのアクセス要求に比して、ALU/FPUに対する基本演算処理量の要求が大きいプログラムを指す。具体的な内容は以下の通りである。

1. レイテンシ/消費電力間の効率的なトレードオフを実現するオンチップネットワーク (NoC)。この NoC では、必要度に即した電力消費でのオペランドデータ転送により大規模なシステムスケールが可能である。その他、ワンホット (一進法) 多電圧シグナル方式、メモリリクエストに対する低消費電力サービスのサポート等の斬新な特徴を持つ。
2. 協調的シグナリングを利用したクロスバ。これは、今日一般的なナノメータスケールの VLSI プロセス向けの、電力/面積の両方の面において効率的なシングルエンドクロスバであり、将来想定される寄生容量の大きな VLSI プロセスに対しても容易に拡張可能なクロスバ設計として初めてのものである。
3. メモリ、データ転送、計算ユニットのコストの三者間のトレードオフを実現する効率的な演算処理手法。不動点演算をジャストインタイム的な形で行うための、狭ビット幅演算ユニットベクトルの動的調節が、複数種の多項式補間手法を用いることで可能となっている。
4. VLSI マクロ間あるいはマクロ内部におけるより効率的なデータ転送を実現する、低電力差動信号 (さらにはより一般化された) ワンホット通信システム。これには、キャッシュデータ、タグ、レジスタファイル等のマクロにおいての節電を実現する四線ワンホットマイクロセンスアンプ等が含まれる。

以上の各手法に対し、主要なカーネルに対する詳細なビットレベルの測定を含む複数のベンチマークを用いて検証を行った。また、最後にまとめとして、実装されたプロセッサの性能を示すデータとして、いくつかの例の実行結果を示した。