## 審査の結果の要旨

論文提出者氏名 高 尚华

本論文は、Communication-oriented hardware synthesis and its formal verification (通信指向ハードウェア合成とその形式的検証)と題し、VLSI 設計における高位設計において、配線遅延など通信に要する時間を考慮した自動合成手法を提案し評価するとともに、自動合成結果の正しさを形式的に検証する手法も合わせて提案し評価しており、7章から構成される。

第1章は、Introduction(序章)であり、研究の背景と目的を述べている。特に、VLSI 高位設計においても、配線など通信時間を考慮した最適化が、チップの高性能化の点で非 常に重要であることが示されている。

第2章は、Fundamental Techniques and Related Works (基盤技術と関連研究)であり、従来から研究・開発されてきている、高位からの VLSI 自動設計における配線や通信時間の考慮法について説明している。従来手法では、一旦回路構造を生成してから、配線遅延を評価し、必要に応じて回路構造の再合成/修正を繰り返しており、設計を収束させるための労力が非常に大きい。そこで、物理構造をもった並列計算モデルをあらかじめ用意して、それに自動的にマッピングする形で自動合成を行う手法も研究されているが、現在までのところ、パイプライン実行などが無い、単純な計算に対してしか適用できていない。また、本章では、整数線形計画法、論理関数の充足可能性判定手法、それに記号シミュレーション技術など、本研究で利用する基盤技術についても、概要を説明している。

第3章は、A New Regular Distributed-Register Architecture for Dynamic Routing: RDR-dr (動的経路変更可能な分散レジスタアーキテクチャ RDR-dr の提案) であり、従来から提案されている分散レジスタアーキテクチャ RDR に対し、個々の配線経路を動的に変更可能とする新規アーキテクチャ RDR-dr を提案し評価している。経路を動的に変更可能とするためには、配線網内にスイッチを一定間隔で挿入する必要があるが、そのためのVLSI 内での面積は配線網内に隠蔽できるため、経路を動的に変更可能としても、VLSI 内の面積は増大しない。実験結果により、提案アーキテクチャとすることで、必要となる配線経路数が大幅に現状でき、結果として配線/通信遅延が減少し、回路面積と計算速度の両面で有効であることが示されている。

第4章は、Exact Methosyas for Interconnect-Aware Pipeline Synthesis (通信を考慮したパイプライン合成の最適解法)であり、与えられたデータフローグラフに基づく設計記述から、それをパイプライン動作により並列処理するハードウェアを前章で提案したアーキテクチャにマッピングすることで実現する手法に関し、最適解を求めるアルゴリズムの提案とその評価を行っている。整数線形計画法と論理関数の充足可能性判定問題にそれぞれ帰着して最適解を求めている。実験結果により、比較的小さいデータフローグラフでは最適解を実際に求められることが示されている。

第5章は、An Efficient Method for Interconnect-Aware Pipeline Synthesis(通信を考慮したパイプライン合成の効率的な解法)であり、前章で示された最適解を求める手法に対し、ヒューリスティックに基づく効率的な解法が提案され、実験によりその有効性が示されている。まず、基礎となる一般的なパイプライン合成手法を示し、それを配線/通信時間を考慮できるように拡張する。次にそれを用いて、ハードウェア合成の各ステップであるスケジューリング、演算器の割当て、配線経路の割当てを通信時間も考慮しながら順次行うことで、一貫したハードウェア設計手法となっている。実験結果により、大規模設計でも処理可能であることが示されるとともに、小さい例題に対しては、前章の最適解を求める手法と合成されたハードウェアの性能がほとんど変わらないことが示されている。

第6章は、Formal Verification of the Correctness of the Synthesis(合成結果の形式的検証)であり、前章までで示された合成手法に基づき生成されたハードウェアの動作がもとの設計記述と等価であることを形式的に検証する手法が提案され、実験を通して評価されている。自動合成されたハードウェアでも、自動合成プログラムに誤りがある場合もあるため、その動作と元の設計記述の等価性検証は、一般的に行われている。そこで、本章では、合成手法の特徴を利用して、その等価性検証を形式的に効率よく行う手法が提案されている。自動合成手法に沿った検証手法であるため、大規模設計でも効率よく形式的に検証できることが、実験により示されている。

第7章は、Conclusion and Future Work (結論と今後の課題) と題し、本論文の研究成果をまとめるとともに、今後の発展方向について議論している。

以上、本論文は高位設計記述からパイプライン化された高性能ハードウェアを生成する際に、配線/通信時間を考慮しながら同時にレイアウトも行う自動合成手法を提案し、評価結果から大規模設計にも効率よく適用でき、その有効性が示されるとともに、自動合成結果の形式的検証手法も確立しており、電子工学発展に寄与する点は少なくない。

よって本論文は博士(工学)の学位請求論文として合格したものを認められる。