ビジョンチップとは、センサと並列処理要素(PE)を一体化し、1チップ上に収めたデバイスである。このようなデバイスは、従来のセンサと処理装置が分離したシステムに比べ、小型・軽量・低消費電力であるだけでなく、センサからの膨大な画像情報を処理装置に送信する際のシリアル伝送によるI/Oボトルネックを回避することができ、ビデオレートをはるかに超える視覚処理が可能となる。

　さまざまな環境に柔軟に適応し、低次の処理から高次の処理まで単独で実現する高度なシステムを構築するためには、より汎用性の高いビジョンチップが必要となる。そのためには、ディジタル回路によるプロセッシングエレメントを採用するのが有効であると思われる。本論文では、そのようなビジョンチップをディジタルビジョンチップと呼ぶ。

　ディジタルビジョンチップを設計するに当たり、従来のコンピュータ設計と設計要求が全く異なることから、高集積化に向けてどのような設計手法が有効であるかを各要素についてそれぞれ検討を行った。また、微細化プロセスを導入した場合についての考察も行った。

　ディジタルビジョンチップの最初の設計例として、汎用のディジタルビジョンチップについて、アーキテクチャの設計とチップ試作を行った。先に検討した設計手法に加え、新たな演算`制御方式の導入により、シンプルなアーキテクチャを実現した。また、微細化プロセスを用いて高集積化を図ったチップの試作も行った。図1にアーキテクチャと試作チップを示す。

　さらに、これまでのディジタルビジョンチップには欠けていた、特徴量演算を行う機能を実現するために、新たにモーメント抽出回路の提案を行った。本回路を用いて0次、1次、2次モーメントを高速に計算できることから、本回路が十分実用に耐えうる性能を持っていることがわかる。また、本回路がVLSI実装に向いていることから、ディジタルビジョンチップに搭載するのに適しているといえる。

　上記のモーメント抽出回路と、高速ビジョンの特徴を活かしたアルゴリズムのハードウエア実装により、特定用途ではあるが高画素を指向したディジタルビジョンチップのアーキテクチャを設計した。本チップを用いて複数物体のトラッキングなどのアルゴリズムが実装可能であることが示された。また、民間企業との共同研究で試作チップを開発した。図2にアーキテクチャと試作チップを示す。

　先に述べた汎用ビジョンチップに欠けていた要素を検討し、それらを克服するための改良アーキテクチャを提案した。同アーキテクチャで新たに追加された各種の機能がビジョンチップで実現できるアルゴリズムを幅を大きく広げることに成功した。また、本チップは多彩な機能を持つにもかかわらず、非常に少ない回路素子数および小さい回路面積で実現されている。

　最後にこれらの提案したディジタルビジョンチップについて、他のビジョンチップやビジョンシステムと比較することで、それらのチップの位置づけを行い、優位性を示した。本論文で述べたディジタルビジョンチップが光インターコネクションを用いた階層型並列処理などといった新たな研究分野にも応用可能であると考えられる。

図1 汎用ディジタルビジョンチップのアーキテクチャ(左)と試作チップ(右)

図2 特定用途高画素ビジョンチップのアーキテクチャ(左)と試作チップ(右)

表1 試作チップのスペック一覧

　本論文は、「超並列アーキテクチャを用いたディジタルビジョンチップの研究」と題し、9章より構成されている。超並列構造を持つディジタルビジョンチップについて、設計手法の提案から、アーキテクチャ設計、試作チップの開発、アルゴリズムの実装、評価にわたって、総合的に研究を行った成果が示されている。

　第1章では、「序論」と題し、ビジョンチップの概念、ビジョンチップの応用例と要求される処理、従来の研究例について述べ、研究の背景を示している。

　第2章では、「ディジタルビジョンチップの高集積化設計手法」と題し、ディジタル回路の弱点である、高画素化・高機能化を実現するのが困難であるという問題に対し、ディジタルビジョンチップにおける設計方針が、従来のコンピュータ設計とは異なり、回路面積を最小化することを最優先した新しい設計が必要であることを述べている。そのような設計を行うに当たり、各種設計手法の提示とコストの見積もりを行っている。さらに、多くの場合、回路面積と他の性能にトレードオフの関係があることを示し、ディジタルビジョンチップの設計においては、要求仕様に従ってトレードオフポイントを決定することが重要であることを述べている。結果として、ディジタルビジョンチップの設計思想として、汎用の演算機能を維持した上でシンプルなアーキテクチャが必要であることを示している。

　第3章では、「汎用ディジタルビジョンチップ」と題し、ディジタルビジョンチップの設計例として、初期視覚処理のほとんどを同一チップで行うことを目的とした汎用ディジタルビジョンチップのアーキテクチャを示している。第2章で示した設計思想に基づき、コンパクトな回路で実現されている。また、アルゴリズムによる評価を行い、アーキテクチャの有用性と妥当性を示している。さらに、実際に試作チップの開発を行ない、微細化プロセスを用いて64×64画素をワンチップに集積することに成功している。

　第4章では、「ディジタルビジョンチップのためのモーメント抽出回路」と題し、ディジタルピジョンチップにおいて高速に出力を行なうためのモーメント抽出回路の提案を行なっている。この回路はlog(N)のオーダーでモーメントが計算可能である上に、画素単位で均質な構造をもっているためVLSIへの実装が容易で、ディジタルビジョンチップに向いた回路となっている。

　第5章では、「特定用途高画素ディジタルビジョンチップ」と題し、前章で述べた回路を用い、用途をターゲットトラッキングに限定することで高画素を目指したディジタルビジョンチップのアーキテクチャを示している。高速ビジョンの特性を活かしたシンプルなアルゴリズムを採用することで、少ない回路素子でアーキテクチャが実現されている。アルゴリズムの実装例や試作チップについても述べている。

　第6章では、「リコンフィギュラブルディジタルビジョンチップ」と題し、ローカル可変通信機能とPE結合機能によりネットワーク構造およびハードウェア構造のリコンフィギュアラビリティを持たせたディジタルビジョンチップのアーキテクチャを示している。このチップは、最初の汎用ディジタルピジョンチップからの改良であり、わずかな回路変更のみで多彩な機能が追加されている。さらに、本アーキテクチャが初期視覚処理のみならず、認識・理解などの高度な処理も実現できることを具体的なアルゴリズムを示すことで実証している。また、試作チップの開発を行なっており、64×64画素をワンチップに集積している。

　第7章では、「ディジタルビジョンチップの性能評価」と題し、提案したディジタルビジョンチップについて、要求仕様と設計の対応が取れていることを示し、各ビジョンチップの位置づけを行っている。さらに、アーキテクチャ、ハードウェアスペック、実装可能なアルゴリズムの観点から、既存のディジタルビジョンチップとの比較を行い、提案したビジョンチップが既存のものにはない特性を備えていることを示している。最後に、列並列プロセッサや高速イメージセンサなどの他のビジョンシステムとの比較も行い、ビジョンチップの優位性を示している。

　第8章では、「ビジョンチップの今後の展開」と題し、光コンピューティングを用いた階層型並列処理の例と、知能システムへの適用について述べられている。

　第9章は、「結論」であり、本論文のまとめが述べられている。

　以上要するに、本論文は、従来からアナログ回路で構成されていたビジョンチップに対し、ディジタル回路を用いることで高機能化を図るとともに、画像処理に十分な画素数をワンチップに搭載することを目標に、コンパクトなアーキテクチャの設計を行い、実際に試作チップを製作することでその有用性を示している。体系的にいくつかのアーキテクチャを設計することで、ディジタルビジョンチップという新たなデバイスの可能性を大きく広げることに貢献しており、今後この分野の展開に対して重要な知見や指針が示されている。特に特徴抽出や認識・理解などの高度な処理が実現できる機構を付加できたことは，従来の同種の研究とは一線を画するものであり、本論分の特徴である。

　これらのことから、従来実現が困難と思われてきたディジタル回路によるビジョンチップの研究分野を開拓し、計測工学、システム工学の発展に寄与すること大であると認められる。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。