本論文は、電力用トランジスタGTBT(Grounaed-Trencｈ-MOS structure assisted Bipolar-mode Transistor)の、構造、動作原理、性能についてまとめたものである。新構造のこのトランジスタは当初、数百V×数百A級の縦型スイッチング素子として考案したもので、このクラスの他の素子より低いオン抵抗と速いスイッチング速度を持つ。よって、こうした素子が使われる産業用ロボットや電気自動車などのモータ駆動装置、無停電電源などに、省エネ、コンパクト化、低コスト化といった面でインパクトを与え得る。

構造:

　GTBTの基本構造を図1に示す。ドレイン領域であるn+型の基板上にn-型ドリフト領域(40Ω-cm、約50μm)が形成され、さらにその表面にn+型ソース領域とp型ゲート領域とが、互いにある程度の距離を隔てて配置されている。このn+型ソース領域とp型ゲート領域を挟み込むようにトレンチ絶縁電極が図のようにストライプ状に配置されており、これらに挟まれたn-型領域が"チャネル領域"である。チャネル領域は次のような仕組みで主電流を制御する。

動作:

●遮断特性:絶縁膜に覆われた前記トレンチ電極はp+型ポリシリコンからなり、n+型ソース領域と共にソース電極(図1では省略表示してある)に接続されているため、p+型トレンチ電極とその周辺のn-型領域との間にはビルトイン電界が存在する。そこでトレンチ絶縁電極同士の距離(図中、"H"と記した寸法で「チャネル厚み」と呼ぶ)を十分狭く作りこむことで、この電界を利用してチャネル領域中にポテンシャル障壁を形成し、n+型ソース領域からの伝導電子の流れを遮断している。さらに「チャネル長」すなわち図中に"L"と記した、n+型ソース領域からトレンチ底部までの距離をチャネル厚みHの3倍以上と長く設計することで、JFETでいうところの「長チャネル構造」を実現しており、チャネルの遮断性はトランジスタチップのアバランシェ降伏条件まで確保されている。これまで、主電流を遮断する障壁は反対導電型領域をもつ(BJT、MOS)か、p型ゲート領域に負電位を印加して伸ばした空乏層を利用する(JFET)しかなかった。これらの方法はそれぞれ熱的不安定性やnormally-on(デプリージョン)型などの短所を伴っていたが、GTBTでは接地したトレンチ絶縁電極という別の機構によってnomally-off特性を獲得しているため、これら従来のデバイスが抱える上述の諸問題を回避している。

●ターンオン:このチャネルを導通状態に転じるためには、ゲートに正電位を印加する。図2は、図1中のチャネル領域を横断する線分C-C'に沿ったエネルギーバンド図で、ゲートにの正電位(+0.5V以下)を印加したときの状況である。p型ゲート領域からの電界はソース領域近傍に影響しえない。が、トレンチ電極の絶縁膜界面がp型ゲート領域に接しており、ゲートに正電位を印加すると正孔が絶縁膜界面へ流れ込む。流れ込んだ正孔は前述のビルトイン電界を遮蔽し、そのぶんだけチャネル内のポテンシャルが本来の位置へ向けて低下するので、チャネルの中央部分には電子の通れる領域が出現し、導通状態となる。図1中のトレンチ側壁の矢印はこの正孔の流れを、絶縁電極周辺の破線は空乏層端を模式的に示したものである。

●導通状態:さらに印加するゲート電位が+0.6Vを越えると、p型ゲート領域界面のpn接合が順バイアスされ、周囲のn-型領域は大量の電子と正孔で満たされ(高注入水準状態)、これによってトレンチ絶縁電極の遮断効果は無効化される。さらに本格的な導通状態になると、ドリフト領域に高注入水準状態になり、オン抵抗は600Vクラスでも3mΩ・cm2以下と極めて低い値となる。一方、電流利得特性はBJTと較べて大電流密度は1桁以上、小電流密度では2桁以上高い。その理由はGTBTを「極端にベース濃度の低いBJT」と考えれば、エミッタ注入効率の高さで概ね説明できる。また、ソース領域の形状や配置も電流利得を上げるべく最適化している。

●ターンオフ:主電流を終息させるためには、BJT同様、ゲート電極を通してデバイス内から過剰な正孔を引き抜く。最初、ゲートから電荷を引き抜いても主電流にほとんど影響しない時期があり(storage time)、それを過ぎると主電流値は急激に降下する。過剰電荷がドリフト領域から居なくなり、チャネル領域にしかない状態から主電流が遮断されるまでに取り除かなければならない電荷量は1μC/cm2と極めて僅かなので、ゲート電流を10A/cm2程度で引き抜くだけで100nsというMOSトランジスタ並みの電流降下時間が得られる。

●安全動作領域:スイッチング素子の場合、特にターンオフ時の逆バイアス時安全動作領域(RBSOA)が重要である。初期に試作した素子では670V(=VDSS)×300A/cm2(=実装ワイヤの電流容量)の範囲で隈無く安全が確保されていた。ちなみにBJTの場合、電圧条件はVCEOまで。電流条件は600V定格であればおよそ40A/cm2までである。上記の時点でGTBTのVDSOは400Vであったが、これを越えてSOAがVDSSまで領域が広がっているのは、GTBTのG/S間抵抗が頗る低い構造による。しかし、電流利得を向上させてゆくと高電圧・高電流条件で領域にやや「欠け」が生じてきた。これは原理的には完全に避けることが出来ないものだが、駆動方法や外部環境の工夫によって会費できる余地があり、実用上は問題ない運用が可能である。

　また、順バイアス時の高温耐量については、GTBTがバイポーラ型素子でありながら温度上昇と共に利得が低下する性質があるため、他のデバイス(たとえばIGBT)と比べて数倍の熱耐量をもつ。

●逆導通特性:GTBTでは逆導通時の電流利得も高く、順方向利得の1/3程度の高い値を持つ。よって、これを利用してインバータ回路(直流交流電力変換回路)においてGTBT自身をアクティブ・ダイオードとしても使うことができる。よって、高耐圧スイッチング素子(特にIGBT)を使う回路では必須とされている還流ダイオードを省略できるので、インバータ等電力用回路のコストとサイズを軽減することができる。

他のデバイスとの比較:

　冒頭に挙げた装置(例えば産業用機器のモータ駆動回路)に目下、最も利用されている素子はIGBT(Insulated Gate Bipolar Transistor)である。これは縦型MOS構造の基板をn+型→p+型に取り替えたもので、絶縁ゲートでバイポーラ電流を駆動できる簡便さが重宝されている。が、そのために主電流経路にpn接合をもち、順バイアス電圧シフト1個分の電力損失を免れない。また、注入された少数キャリアをターンオフのために引き抜く経路がないため、スイッチング時間を短くする工夫はされているものの、限界がある。GTBTは主電流経路にpn接合を持たず、注入したキャリアを直接引き抜くので、IGBTに比べてオン抵抗が低く、スイッチング速度も速い。実際にPWMインバータに利用したときの損失を詳細に計算し比較すると、GTBTの駆動損失はIGBTの約半分で済む。この事はすなわち、その装置に使われる電力用素子のチップ(一般的に装置のコストの中でおよそ3割を占める)のサイズを約半分に出来ることを意味する。短所として、GTBTは駆動回路の規模が大きくなるが、それを加味してもなお3割程度のコストダウンとサイズダウンが望める。

今後の展望:

　future workとしては(1)他の耐圧への展開、(2)GTBTの構造改良、(3)周辺環境の整備が残っている。

(1)他の耐圧への展開:IGBTに比べてGTBTのコストダウン、サイズダウンの効果を3割減といったがこれは耐圧600V級でのことであり、より低耐圧(250〜450V)の場合はIGBTならびにMOSのどちらと比べても半分以下にできることが判ってきた。これについては改めて試作にて確認する必要があり、残念ながらfuture workとなる。

(2)構造の改良:図1に示すように、GTBTのチャネルを挟む2つのトレンチ絶縁電極は、ともにソース電位に接続されている。この構成は製造が容易であるという利点をもつが、一方もしくは両方の絶縁電極をゲート電位に接続することができれば、全特性が向上することがシミュレーションと試作で明らかになっている。しかし、製造の難易度が少しずつ増すため、本格的実現は今後の課題として残る。

(3)周辺環境の整備:いかに素子の本質的性能が良くてもそれを発揮するためには素子以外の部分も整備しなければならない。たとえば大電流を高速で電流をスイッチングすると大きなdI/dtを招き、配線インダクタンスや還流ダイオードの性能によるVDSのオーバーシュートが顕著になってASOをはみ出る危険が高くなる。よって、こうした周辺技術は当然ながら市井では現行の素子(IGBT)に必要な水準までしか達成されておらず、GTBTのように従来素子を上回る性能をもつ場合に対しては不十分なままである。また、GTBTは180℃以上の高温動作が可能なことは実験で確認されているが、実用上、このような高温動作に耐えられる実装技術(半田やパッケージ)は整っていない。本格的に市場に出すまでには、これらの点もクリアしなければならない。

以上

図1:基本構造

図2:チャネルのバンド構造

　本論文は「電力用トランジスタGTBTの開発」と題し、電力変換器等に用いられる半導体スイッチングデバイスについて研究したもので、6章より構成されている.

　第1章は序論であり研究の背景と目的を述べている.はじめにGTBT(Grounded-Trench-MOS assisted Bipolar-mode Transistor)は本論文提出者が発明したデバイスであることを述べ、現在用いられている各種電力用デバイスの特性と比較して、本デバイスの目的とする性能について明らかにし、あわせて本論文の構成について述べている。

　第2章は「GTBTの構造」と題し、そのトランジスタ・セル構造、表面電極構造について述べている。GTBTはチップ表面のソースから裏面のドレインに流れる電流をゲートからの注入電荷による電位変調によって制御する縦型パワーデバイスであり、ソース電極に隣接するトレンチに埋め込まれたポリシリコンとの仕事関数差に由来する電位バイアスによりノーマリオフ機能をもつデバイスとなっている。主電流パス中にpn接合を持たない特徴がある。典型的GTBTの構造諸元を述べ、デバイスの断面構造、表面構造、電極構造を明らかにし、デバイスの実装状況との関係についても言及している。

　第3章は「動作原理」と題し、nチャンネルGTBTの動作を、遮断状態、ターンオン動作、導通状態、ターンオフ動作の各モードに分け説明している。遮断状態ではトレンチ構造に由来するポテンシャルの上昇により発生する空乏層により電流が遮断され、ターンオン動作ではゲート電極から注入された正孔がトレンチからの電界を遮蔽することでポテンシャル障壁が低下することを述べている。またソース-ドレイン間の電流を担う電子と正孔との局在位置関係から対消滅確率がきわめて低く、低電流領域でGTBTが高い電流利得を持つことを説明している。それに対し高注入水準の導通状態ではチャンネルの電位障壁が平坦化しバイポーラトランジスタの動作に近づき、ターンオフ動作ではドリフト領域の少数キャリアの排出後、FETに近い高速の電流遮断特性を持つ機構を説明している。

　第4章は「諸特性の設計」と題し、GTBTの遮断特性、ゲートーソース間耐圧、電流利得、および電極設計に関する設計指針を述べている。遮断特性については、チャネル厚みとチャネル長に依存するポテンシャル分布の計算結果に基づき所望の特性を得るための指針を示している。ゲート-ソース間耐圧については構造パラメータに基づくポテンシャル分布からアバランシェ降伏条件を求める式を示している。電流利得については1次元キャリア分布モデルを用いて解析的に求めており、2次元数値シミュレータでその結果を検証している。電極設計では面積効率の観点から2層電極構造の必要性を述べ、さらにエレクトロマイグレーション、電極抵抗および電極内信号遅延について定量化している。

　第5章は「測定結果と考察」と題し、試作したGTBTチップの測定結果について考察している。ゲート短絡耐圧とその温度特性の測定結果より、ゲート短絡時の降伏現象はアバランシェ降伏ではなく発生した正孔がチャネル障壁を低下させる正帰還現象によると結論づけている。またゲート開放耐圧についてはバイポーラトランジスタと同様でありGTBT特有の高い電流利得のため低くなることを説明している。ゲート-ソース間耐圧についてはそのバラツキの原因について述べ、主として工程の改善で対処できると結論づけている。導通特性については電圧電流特性を飽和領域、中性領域、活性領域の3つに区分されることをGTBTのキャリア分布と対比しながら明らかにしている。電流利得についてはバイポーラトランジスタの特性と比較しつつ、当初の予想通り高い値が得られたことを述べている。スイッチング速度については、時間領域数値シミュレーション結果を参照しつつ、原理上GTBT動作が狭いチャネル内での電荷状態変化に支配されているため高速動作をすることを実証している。

　第6章は「まとめ」であり本論文の研究成果をまとめ、あわせて本デバイスの実用性、将来に向けての改良点について述べている.

　以上、本論文はトレンチ効果で発生するチャネル内の電位障壁をゲート電極から注入される少数キャリアで制御する新しい電力用デバイス(GTBT)を提案し、その構造設計と電気特性設計の指針を示し、あわせて試作したデバイスによってその有効性を実証したもので電子工学の発展に寄与する点が少なくない.

　よって本論文は博士(工学)の学位請求論文として合格したものと認められる.