歪みGe中電気伝導特性を詳細に調べるために作製した歪みGeチャネルp型変調ドープ構造(図1)は、全て固体ソースMBE法を用いてn-Si(100)基板上に作製した。Si0.3Ge0.7緩和バッファは2段階低温バッファ法を用いて作製し、その上に、ドーピング層、スペーサ層、Geチャネル層、キャップ層を成長した。透過型電子顕微鏡観察により、良好な結晶性を有する試料の作製がなされていることが確認された。

　構造最適化の一環として移動度のチャネル層厚依存性を調べた結果(図2)、移動度はチャネル層の成長温度が350℃の場合、チャネル層厚7.5nmで最大値を取ることが分かった。　チャネル層厚の減少に伴い移動度が低下するのは、界面ラフネス散乱、または、波動関数のバリア層へのしみ出しの効果であると考えられる。一方、チャネル層厚の増大とともに移動度が減少するのは、Geチャネル層の歪み緩和の影響であると考えられる。実際、高分解能X線回折測定により、チャネル層厚20nmの試料では、15%程度の歪み緩和が生じていることが確認された。Geチャネル層の歪み緩和を抑制する目的で、チャネル層の成長温度を300℃と低下させた試料も作製した。成長温度を低下させたことにより、歪み緩和は抑制され移動度は増大した。特に室温では350℃で成長させた試料の最大値を超えた。これは、室温で支配的であると考えられるフォノン散乱の散乱確率がチャネル層厚の増大に伴い減少するという事実を反映しているものと考えられる。一方、低温移動度はチャネル層厚7.5nmの試料の半分程度の値に留まった。このことは、高分解能X線回折測定においても観測できないような微小な歪み緩和が依然存在していることを意味している可能性がある。

　次に、移動度のキャリア濃度依存性を調べた結果、低温移動度はキャリア濃度が増大するに従い増大することが分かった。移動度は最大で29,000cm2/Vsに達した。キャリア濃度の増大に伴い移動度が増大したのはクーロン散乱のスクリーニング効果によるものと考えられ、本研究で作製した試料では低温においてイオン化不純物散乱が支配的な散乱要因の一つになっていることが示唆された。なお、室温付近においてはドーピング濃度の変化によりチャネル層以外を流れるパラレル伝導の影響も変化するため、移動度のギャリア濃度依存性を議論することはできなかった。

　上述した試料中には、室温付近においてチャネル中以外を流れるパラレル伝導の影響が顕著であり、純粋なチャネル中のみの移動度を求めることは通常のHall測定では不可能であったため、異なる移動度を持つキャリア群のそれぞれの移動度を分離して求めることを可能とする移動度スペクトル解析を行った。その結果、歪みGeチャネル中の2次元キャリア(2DHG)はバルクGe(ノンドープ)の室温移動度1,900cm2/Vsを大きく超え、2,940cm2/Vsという非常に高い値に達していることが分かった(図3)。なお、バルクGeの移動度を越える試料の作製に成功したのは本研究が初めてである。また、移動度スペクトルの温度依存性から、温度下降に伴い2DHGの移動度、キャリア濃度はHall測定の結果に漸近していくことが分かった。これは、低温になるに従いパラレル伝導の影響が小さくなること、また、Hall移動度とドリフト移動度の比(Hall散乱因子)が低温でほぼ1となることを意味している。

　低温における磁気輸送特性評価からは、明瞭なシュブニコフ・ドハース(SdH)振動と量子ホール効果が観測され、2DHGの存在と良質な結晶性が確認された。また、SdH振動の温度依存性から有効質量を求めた結果、最小で(0.087±0.005)m0という値が得られた。この値は、バルクGeの重い正孔の値0.28m0と比べて非常に小さい値であり、上述した歪みGeチャネル中2DHGの室温における超高移動度は、主に歪みによる有効質量の減少によりもたらされていると結論付けられた。また、有効質量はキャリア濃度の増大に伴い大幅に増大するという歪みGeの価電子帯の強い非放物線性を示す実験結果も得られた。

　成長後の熱処理が伝導特性に与える影響を調べることは、デバイス応用へ向け大変重要であるにもかかわらず、本構造のようなGe-rich構造の熱的安定性に関する研究は皆無であった。そこで、Geチャネル変調ドープ構造の伝導特性に与える熱処理の効果も調べた。その結果、熱処理時間が30分の場合、温度が500℃を超えると急激に移動度が減少することが分かった。これは、2次イオン質量分析測定から歪みGeチャネル界面でのSiとGeの相互拡散が原因であることが分かった。一方、短時間で熱処理を行うことが可能なRapid thermal annealing(RTA)を用いて、時間30秒で熱処理を行った場合は、700℃まで移動度の低下は起こらないことが分かった。これらの結果から、本構造を用いたトランジスタを作製する際には、ゲート酸化膜形成において熱酸化プロセスは適用できないが、電極形成などで用いるRTAであれば、700℃程度までの熱処理が可能であることが分かった。さらに、本構造のトランジスタ応用へ向け、チャネル中以外を流れる大きなパラレル伝導の抑制を行う必要があったが、それはSiGeバッファ中にn型不純物であるSbのドーピングを行うことにより達成した。パラレル伝導が抑制されたことで、室温Hall移動度は1,200cm2/vsから2,100cm2/Vsへと大幅に増大した。また、この結果から室温におけるHall散乱因子は0.7(=2100/2940)程度と見積もられた。

　最後に、本研究の集大成として歪みGeチャネルP型MOSトランジスタ(p-MOSFET)の作製と評価を行った(図4、5)。ゲート酸化膜は低温で成膜が可能なプラズマCVD法を用いて350℃で成膜し、ソースードレイン電極は50keVのBF2+イオン注入とそれに続く650℃のRTAで形成した。デバイスサイズは特性評価を行い易いようにゲート長150μm、ゲート幅100μmと比較的大きくした。上述したSbドーピングを行うことでパラレル伝導が抑制され、線形、飽和領域が明瞭に区別される良好なデバイス動作が得られるようになった。このMOSFETに対して、C-V、1-V測定を行うことにより、デバイス特性の指標となる実効移動度のゲート電圧依存性を求めた結果、室温において最大で2,700cm2/Vsにまで達することが分かった。この値は同時に作製したSip-MOSFET、バルクGep-MOSFETの値のそれぞれ、25倍、6倍にも相当する非常に大きな値であり、本素子がLSlに応用されれば飛躍的な性能向上が期待できることが実証された。なお、この値はこれまでに報告されているSiGe系MOSFETにおける室温世界最高実効移動度である。低ゲート電圧側で移動度が減少するのは、キャリア濃度の減少に伴うスクリーニング効果の減少であり、他方、高ゲート電圧側で移動度が減少するのは、界面散乱の影響が大きくなるためであると考えられる。また、77Kにおいて歪みGeMOSFETの移動度は18,000cm2/Vsにまで達し、デバイス中においても良好な結晶性が維持されていることが確認された。

　以上のように、本研究により歪みGe中の電気伝導特性に関して様々な新たな知見が得られた。また、本構造のトランジスタヘの応用が着実に進展したものと考えられる。

図1:歪みGeチャネルp型変調ドープ構造

図2:移動度のチャネル幅依存性

図3:室温における移動度スペクトル

図4:歪みGeチャネルP-MOSFET

図5:実効移動度のゲート電圧依存性

　本研究の目的は、歪みSi/Ge系ヘテロ構造の中で最も高い正孔移動度を有すると期待される歪みGeチャネル構造をSi基板上に作製し、その電気伝導特性を詳細に調べるとともに、本構造の超高移動度トランジスタとしての有用性を実証することである。論文は7つの章から成り立っている。

　第一章では背景として、現在、微細化限界に直面しつつあるSi大規模集積回路を今後もこれまでと同様に発展させていくには、他の材料系およびヘテロ構造などの新構造を素子に導入することが不可欠であることを述べる。また、その際にSiと同じIV族元素であるGe、およびこれらの混晶SiGeとのヘテロ構造が、Siとの整合性も良く、移動度の著しい増大をもたらし得るので大変有望視されていることを述べる。

　第二章ではまず、歪みSi/Ge系ヘテロ構造の物性、特徴を説明する。特に、本ヘテロ構造を用いることで、既存のSi素子と比べて大幅な移動度の増大が期待される理由について詳しく述べる。その後、実際に作製された様々な高移動度歪みSi/Ge系ヘテロ構造に関するこれまでの研究報告を概観する。その中で、本研究で注目した歪みGeチャネル構造は、作製が困難であるためにこれまで詳しく調べられてこなかったが、歪みSi/Ge系ヘテロ構造中で最も高い正孔移動度を有し、大変魅力的な構造であることも述べる。

　第三章では実験手法を述べる。まず、試料の作製に用いた分子線エピタキシー法に関して、Si基板の準備法や装置の概要について述べる。次に、電気伝導特性の評価に用いたホール測定、移動度スペクトル解析、磁気輸送特性評価、実効移動度測定について、その理論的側面を含めて説明する。最後に、その他の評価法として、X線回折測定、2次イオン質量分析、透過型電子顕微鏡観察、原子間力顕微鏡観察について簡略に述べる。

　第四章では、超高移動度を目指して作製した歪みGeチャネルp型変調ドープ構造の作製について述べた後、その電気伝導特性を、構造最適化を図った結果とともに示す。まず、高移動度歪みGeチャネル構造を得るために必須となる高品質SiGe歪み緩和バッファの作製法を説明する。ここでは、本研究で採用した低温バッファ法と呼ばれる方法を、これまでに開発されている他の方法と比較しながら述べる。そして、実際作製された試料が高品質であることを、構造評価および電気伝導特性評価の結果から示す。構造最適化の結果からは、本構造における最適なチャネル層厚およびチャネル層の成長温度は、界面ラフネス散乱と、フォノン散乱のチャネル層厚依存性、波動関数のバリア層への染み出し、およびチャネル層の歪み緩和による影響で決定されることが分かった。また、移動度のキャリア濃度依存性や、チャネル以外を流れるパラレル伝導の存在により、室温付近における試料全体の移動度が著しく低下させられていることが明らかにされた。

　第五章では、歪みGeチャネル構造の電気伝導特性をより詳細に調べるために行なった、移動度スペクトル解析と磁気輸送特性評価の結果を示す。移動度スペクトル解析がら、パラレル伝導の影響を取り除いた歪みGe中のみの移動度は、室温で2940cm2/Vsという超高移動度に達することが分かった。バルクGe(ノンドープ)の移動度1900cm2/Vsを大幅に越える試料の作製に成功したのは本研究が初めてであり、この結果は歪みによる移動度増大の効果を明瞭に示している。磁気輸送特性評価からは、歪みGeの正孔有効質量が、ルクGeの値(0,28規。)から大幅に減少すること、また、価電子帯の非放物線性のため、キャリア濃度の増大とともに大幅に増大することが分かった。本研究で得られた値は、キャリア濃度5.7x1011cm-2で(0.087±0.005)m0、2,1x1012cm-2で(0.19土0.01)m0。であった。これらの値は、上述の超高移動度を説明するのに十分小さな値である。

　第六章では、歪みGeチャネル構造の超高移動度トランジスタヘの応用を図った結果を述べる。まず、デバイス作製プロセスヘの指針を得るため、構造の熱的安定性を調べた結果、30分の熱処理では、500度以上でチャネル層界面でのSiとGeの相互拡散が顕著となり、移動度が急激に減少するが、30秒の熱処理では、700度まで移動度の減少は起こらないことが分かった。また、チャネル層厚が熱平衡状態での臨界膜厚を大きく超えている場合、500度以下の熱処理によっても歪み緩和が容易に生じ、移動度が低下してしまうことが分かった。次に、バッファ中にn型不純物であるSbのドーピングを行なうことにより、デバイス応用で大きな問題となるパラレル伝導の大幅な抑制に成功した。最後に、本研究の集大成として、歪みGeチャネルトランジスタを作製し、良好なデバイス動作と室温実効移動度2700cm2/Vsを達成した。この値は、現在使用されているSip型トランジスタの値の約30倍にも相当する画期的な値であり、本構造が集積回路に利用されれば飛躍的な性能向上が期待できる。

　第七章では総括として、本研究で得られた結果、知見をまとめるとともに、歪みGeチャネル構造を実用化しようと考えた場合に生じる今後の課題について述べる。

　以上を要するに、本論文では、Siを母体とする高移動度ヘテロ構造の中で歪みGeチャネル構造に注目し、超高移動度を有する試料の作製に成功するとともに、その電気伝導特性の解明と、実用化へ向けた課題に関して極めて有意義な知見を得ており、物性工学の進展に寄与するところが大きい。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。