No | 119029 | |
著者(漢字) | ||
著者(英字) | TEH CHEN,KONG | |
著者(カナ) | テーチェン,コン | |
標題(和) | BSFQ回路向けのシステム自己同期方式と設計技術の構築 | |
標題(洋) | System Self-Timing Methodology and Design Techniques for BSFQ circuits | |
報告番号 | 119029 | |
報告番号 | 甲19029 | |
学位授与日 | 2004.03.25 | |
学位種別 | 課程博士 | |
学位種類 | 博士(工学) | |
学位記番号 | 博工第5761号 | |
研究科 | 工学系研究科 | |
専攻 | 電子工学専攻 | |
論文審査委員 | ||
内容要旨 | ジョセフソン接合を使用する単一磁束量子回路(SFQ回路)は、100GHzを越える高いスイッチング速度、およびゲート当たり1nW/GHzの低い消費電力を有するため、大いに注目された。我々のグループはいままでBSFQ(Boolean SFQ)回路を提案してきた。BSFQ回路は、他の方式のSFQ回路とは異なり、直接にブール演算をサポートする、その基本回路及び組合せ回路が同期信号の必要がない、といったメリットを有している。しかしながら、いままではゲート単位のタイミング記述だけ考慮されており、システムにおけるグローバルなタイミングの記述はまだ定められていない。本研究は、斬新なシステム自己同期方式「2重コーディング階層化パイプライン方式」(DEHP方式)を提案する。この方式では、2つのコーディングを利用し、一つがローカルのBSFQ回路に十分なタイミング情報を提供し、もう一つがグローバル機能ブロックにタイミング情報を提供する。その上、自己同期のマイクロパイプライン、メタパイプライン、及びパイプラインを用いて任意の非同期BSFQシステムを階層的に構築していく。 この方式を実現するために、新しいBSFQ回路を構築し、その正常動作を確認した。これは非破壊的メモリセル、破壊的メモリセル、新しいXORセル、Sumセル、Carryセル、スイッチ、非破壊的キャッシュを含んでいる。また、この方式の有効性を示すために、出力がデマルチプレックスされたシリアル全加算器及び4ビットのCarry Look Ahead(CLA)全加算器を設計した。さらに、大規模回路の設計でその手間を減らすために、27種類の回路、計65個のレイアウトを有するBSFQ標準セルライブラリを、NECの 2.5kA/cm2 標準 Nb/AlOx/Nb プロセスに基づいて設計した。BSFQセルのバイアス電流の動作マージンを測定し、その理論値に比べて検証を行った。 一方、本研究では、バイアス電流の変動を最小限にし、共通グランドを提供するため、キャパシタンスのグランドを利用した改良版の電流再利用法を提案する。電流再利用法は、バイアス電流の供給を数アンペアから数百ミリアンペアにすることができ、大規模のSFQ回路を実現するために不可欠な技術である。本研究は最適化されたドライバーおよびレシーバを示し、その実行可能性、かつその特性を評価した。 | |
審査要旨 | 本論文は "System Self-Timing Methodology and Design Techniques for BSFQ Circuits"(BSFQ 回路向けのシステム自己同期方式と設計技術の構築)と題し、超伝導論理回路の実用化を目指して行った研究をまとめたものである。その内容は我々のグループが提案してきた BSFQ 回路(レベル型単一磁束論理回路:Boolean Single Flux Quantum Circuits)向けのシステム記述を提案し、その記述を実現するための回路の構築を行い、また設計技術の面では電流の再利用法を提案するもので、6章により構成されている。 第1章は「序論」であり、本研究の背景と目的、および本論文の概要と構成について述べている。さらに、SFQ 回路の全般に関して簡明な解説と他回路方式との比較説明を加えている。 第2章は「BSFQ回路向けのシステム自己同期方式」と題し、斬新なシステム自己同期方式「2重コーディング階層化パイプライン方式」(DEHP方式)を提案している。この方式では、二つのコーディングを利用し、一つがローカルの BSFQ 回路に十分なタイミング情報を提供し、もう一つがグローバル機能ブロックにタイミング情報を提供する。その上、自己同期のマイクロパイプライン、メタパイプライン、及びパイプラインを用いて任意の非同期 BSFQ システムを階層的に構築している。また、この方式を実現するために、非破壊的メモリセルと破壊的メモリセルといった新しい回路を構築し、その正常動作を確認したことを述べている。さらに、この DEHP 方式の有効性を示すために、出力がデマルチプレックスされたシリアル全加算器を設計して示している。 第3章は「新しいBSFQ回路の構築とその実験評価」と題し、Sum セル、Carry セル、スイッチ、非破壊的キャッシュといった新しいBSFQ回路を構築し、その回路の実験評価を行いその正常動作を確認している。さらに、4ビットCarry Lookahead 全加算器を Brent-Kung の木構造に基づいて設計し、BSFQ 方式の設計の易さを示している。 第4章は「セルライブラリの構築」と題し、大規模回路の設計でその手間を減らすための、BSFQ の標準セルライブラリの設計を示している。そのライブラリはNEC の標準 Nb プロセスに基づいて設計されたもので、27種類の回路、計65個のレイアウトを有している。さらに、本章では BSFQ セルのバイアス電流の動作マージンを測定し、その理論値との比較を行ないよい一致を見ている。 第5章は「キャパシタンスのグランドを用いた電流の再利用法」と題し、バイアス電流の変動を最小限にし、共通グランドを提供するため、キャパシタンスのグランドを利用した電流再利用法を提案している。電流再利用法は、バイアス電流の供給を数アンペアから数百ミリアンペアにすることができ、大規模の SFQ 回路を実現するために不可欠な技術である。さらに、本研究は最適化されたドライバーおよびレシーバを示し、その有効性、かつその特性を評価している。 第6章は「結論」であり、本研究の成果を要約して述べている。 以上を要するに本論文はBSFQ回路のためのシステム自己同期方式及びその回路を構築し、またグローバルバイアス電流を大きく削減できる電流再利用方式を提案したものであり、超伝導論理回路の分野へ貢献するところ大である。 よって著者は東京大学大学院工学系研究科における博士(工学)の学位論文審査に合格したものと認める。 | |
UTokyo Repositoryリンク |