本論文は、表面活性化常温接合法(surface activated bonding, SAB)によるCu-Cu間直接接合を超微細・低プロファイルCu電極の接続に応用することで、従来の配線接続技術では不可能であった10μm以下の超微細ピッチ・超多端子バンプレス接続を実現したものである。

1.緒言

　現在、システムLSIへの異種信号混載・小型化の要求はますます加速している。それに答えるため、将来的にシステムデザインは個別モジュールのパッケージング(packaging)によるシステム構築に移行すると考えられている。このようなシステムを実現するために不可欠なのが高速信号伝送であり、そのためにはオフチップでの配線接続ピッチがチップ上層配線のそれと同等にまで微細化されなければならない。すなわち、10μm以下のレベルの接続技術が開発されなければならない。しかしながら、バンプ状電極に段階的な加熱を印加する従来の接合方法では、熱膨張の不一致により接合界面に発生する歪みをバンプの変形で吸収することが困難なため、このような微細ピッチを達成することはできない。これに対する根本的な解として考えられるのが薄厚チップ・ウエハの接合によりシステム全体に可撓性をもたせることであるが、このような構造を得るためにはバンプ状電極を介さず、電極表面と絶縁体表面が同時に接触する接合構造が不可欠である。

　この観点から、本研究ではバンプを介さない接合構造としてバンプレス接合(bumpless interconnect) を提案した。その概念をFig.1に示す。バンプレス接合においては、低抵抗のCu配線表面が直接または薄膜状の低プロファイルCu電極を介して直接接続される。電極表面は平坦化され絶縁体表面とほぼ同一平面上にあるため、それらは同時に接触する。バンプレス接合構造の採用によってオフチップ-オンチップ間でスムーズな信号伝送が可能になると期待される。

　10μm以下の超微細ピッチバンプレス接合の実現に不可欠なのがCu電極間の±1μmレベルの位置決め精度である。従って、加熱を用いる従来手法を適用することは不可能で、接合プロセスの低温下が求められる。また、接続部でのRC遅延を抑制するためには電極間が直接接続されることが望ましい。本研究で用いた表面活性化常温接合法は、高真空雰囲気中でのArビーム衝撃により表面の不活性層を除去することで活性面を創製し、接合を得るため加熱が必要ない。ただし、この接合法では試料は常温で接触するため、薄膜状の試料ではあらかじめ表面の平坦化を行う必要がある。よって、CMP (chemical mechanical polishing) プロセスなどによるCu表面の平坦化を行う。しかし、CMPプロセス後のCu表面状態は単結晶標準試料のそれとは大きく異なるため、CMPで平坦化されたCu薄膜(CMP-Cu)の直接接合を得るためには、その表面の挙動を解析して接合条件を最適化しなければならない。その他にも、±1μmレベルの精度を有する表面活性化法を用いた接続プロセスの開発も必要である。

　以上のことから、本研究では表面活性化法によるCu超微細バンプレス接合の実現を目的として、その主要な要素技術であるCMP-Cu薄膜常温直接接合の実現・表面活性化法を用いた高精度接合プロセスの開発・微細Cuバンプレス電極形成プロセスの開発を行った。また、バンプレス接続構造の応用性を検討するため、バンプレス電極構造を有する実デバイスを試作し、動作検証を行った。

2. 表面活性化常温接合法によるCMP-Cu薄膜直接接合の実現

表面活性化接合法において、接合性に影響する重要な因子は表面の形状と清浄度である。まず、表面形状については、従来からHertzの弾性接触理論に基づく予測が行われてきた。これは、表面間の凝着エネルギーが表面の変形に要する弾性エネルギーより大きければ密着が進行するというもので、表面を正弦は形状とみなした時の波長と振幅をパラメータに用いている。本研究では、正弦波形状ではない一般のCu表面の形状を評価するため、機械的に実測可能な表面の平均曲率と平均粗さをパラメータに用い、過去の研究例から全面的な接合を達成するための形状条件の目安を平均曲率106m-1程度のCu薄膜表面に対して平均粗さ約2nm以下と算出した。この平坦度は保護性酸化被膜形成などの表面処理によって酸化の進行を抑制することで長時間維持されることを確認した。また、表面処理を行った試料に対し、XPS(x-ray photoelectron spectroscope)を用いた深さ方向分析から、Cu清浄面を得るための必要エッチング量が15nmであることが判明した。次に、表面の清浄度に関しては、上記の活性化条件の下で得られた清浄表面間の接合性を真空雰囲気に対する露出量(Pa・s)をパラメータとして評価した。その結果、全面的な接合を得るための限界露出量が約0.2Pa・sであることが明らかになった。その後、活性表面上に生成する酸化膜厚の成長速度の近似式から、上記の限界露出量下で生成する酸化物層厚は約2nmであると算出された。この値はCu表面で連続的な酸化被膜が形成したときの厚さ約3nmほぼ合致するので、連続的皮膜形成が接合性の可否を決定する要因である可能性が高いと考えられる。

　得られた条件の下でCMP-Cuの直接接合を実現した。その界面の構造をTEM観察した結果をFig.2に示す。接合界面では、微小突起が変形することで表面間が密着し、Cu-Cu原子間の接合が達成されている。Ar原子ビーム照射によるダメージ層や中間層が観察されず、また、界面近傍の格子像に大きな変化がないことから、ビーム照射の影響は小さいと考えられる。さらに、界面に見られた歪みのコントラストは真空中200゜C程度の加熱によって縮小し、なだらかになったことから、加熱により歪み近辺の応力が緩和したと推測される。逆に考えると、常温接合界面は非平衡な状態にあり、その安定化のために接合後も強度や構造などに経時変化が発生する可能性を示唆している。

3. 表面活性化法を用いた超微細Cu電極のバンプレス接合の実現

　表面活性化法を用いた高精度接続プロセスとして、高真空中で±1μmのアライメント精度を有するSABフリップチップボンダを開発した。この装置は、高真空中での試料ハンドリング動作を可能にするためバネ式のチャックを備えたボンディングヘッドを有する。また、平坦な試料間の接続を可能にするため、ボンディングヘッドが揺動して互いの表面に倣う機構を付与した。超微細Cuバンプレス電極の製作には、ダマシン手法とRIE(reactive ion etching)プロセスを併用する方法を開発した。これは、Cuと絶縁体が混在する表面を平坦化するに際して、絶縁体表面を優先的に研磨するためである。このプロセスを用い、3μm径電極を絶縁体表面からの高さ60nm以下・高さばらつき2nm以下の平坦さで100,000ピン・10μmピッチの高密度で一括形成した。

　これらを用いて超微細Cuバンプレス電極を実現した。(Fig.3.)100,000全ピンが電気的に接続され、その界面でのは1mΩ以下の低い接触抵抗値が得られた。また、150゜C・1000時間の加熱加速試験において、接触抵抗の増加率は測定誤差範囲内の5%以内であった。

4. バンプレス接合の実デバイスへの応用性評価

　バンプレス電極を有する0.1mm厚の薄型コンパクトフラッシュメモリチップを試作した。0.1mm厚試料は別のSiチップに貼り付けた状態で搬送され、この状態でチップの上部配線層にCuポストを形成し、ポリイミド絶縁層を塗布することでバンプレス構造を形成した。その後CMPと酸素プラズマ照射によるCu電極面の平坦化を行い、SABフリップチップボンダで接合した。接合後、貼り付けたSiチップを剥離することで薄厚メモリチップを得た。これを市販のCF基板から128MBチップを除去し、その部分にワイヤボンディングで接続し、PC装着によってその動作を検証した。その結果、100MBのデータのI/Oがスムーズに行われ、接合が良好に進行したことが示された。

5. 結論

　本研究では、表面活性化常温接合法によるCu-Cu接合条件を明確にすることで、CMPプロセスで平坦化されたCu薄膜(CMP-Cu)の常温直接接合を達成した。さらに、これを超微細・超低プロファイル電極の接続に適用し、3mm径・10μmピッチ電極100,000ピンの超高密度バンプレス接続を実現した。また、実デバイスにCuバンプレス接続構造を適用したところ良好に動作した。以上に関して、次のような知見を得た。

1. CMP-Cu表面間の全面的な接触を得るための条件は平均曲率Kと平均粗さRaを用いて記述することができ、1x106m-1程度の平均曲率を持つCu薄膜に対し、接合を得られる平均粗さRaは約2nm以下と算出された。保護性酸化皮膜の形成などの表面処理により、この平坦度は長時間維持することができる

2. 全面的な接合を達成するための限界露出量が約0.2Pa・s以下であることを明らかにした。酸化物層厚は成長速度の近似式から約2nmと算出され、この値は連続的な酸化物層が形成厚さ約3nmとほぼ一致するので、接合性の可否を決定する要因は連続的被膜の形成である可能性が高いと考えられる。

3. CMP-Cu薄膜試料の界面においては、微細な表面変形などによって表面が整合することで密着が進行し、Cu原子どうしの接合が達成された。また、表面の変形によって生じた歪みは加熱に伴い緩和し、界面は安定する傾向にあることが判明した。

4. バンプレス電極の接合界面では1mΩ以下の低接触抵抗値が実現された。また、加熱加速に伴う抵抗増加率はわずかで信頼性は高いと考えられる。

5. バンプレス電極を有する薄型メモリチップは良好に動作し、高い応用可能性を示した。

Fig.1.Concept of bumpless interconnect.

Fig.2.TEM images of the interface between CMP-Cu films

Fig.3.Cross sectional view of bounded bumpless electrodes

Fig.4.Whole image of assembled bumpless CF memory chip.

　全体的には、本論文の研究において、表面活性化常温接合法(surface activated bonding, SAB)を用いたCMP-Cu薄膜の直接接合を超微細・低プロファイルCu電極の接続に応用することにより、世界に先駆けて、従来の配線接続技術では不可能であった10μm以下の接続ピッチを有する超多端子接続を実現したという点が高く評価された。特に、次世代のシステムLSIの実現に不可欠な実装技術によるシステム化，システム・イン・パッケージ(System in Package)に有効な超微細・超高密度接続構造として、バンプ状電極を介さず電極表面と絶縁体表面が同時に接触する接合構造であるバンプレス接合(bumpless interconnect) を新たに提案し、その有効性を示した点が評価された。

　第2章「表面活性化常温接合法によるCMP-Cu薄膜直接接合の実現」では、SAB法において接合性に影響する重要な因子である表面の形状と清浄度について検討しているが、特に以下の成果について評価された。

・表面形状については、正弦波形状ではない一般のCu表面の形状を評価するため、機械的に実測可能な表面の平均曲率Kと平均粗さRaをパラメータに用いた簡易的なモデルを構築し、全面的な接合を達成するための形状条件の目安を平均曲率106m-1程度のCu薄膜表面に対して平均粗さ約2nm以下と算出している。そして、この平坦度が、保護性酸化被膜形成などの表面処理によって酸化の進行を抑制することで長時間維持されることを確認するとともに、表面処理を行った試料に対し、XPS(x-ray photoelectron spectroscope)を用いた深さ方向分析から、Cu清浄面を得るための必要エッチング量が15nmであることを明らかにしている。

・表面の清浄度に関しては、上記の活性化条件の下で得られた清浄表面間の接合性を真空雰囲気に対する露出量(Pa・s)をパラメータとして評価し、全面的な接合を得るための限界露出量が約0.2Pa・sであることを明らかにしている。さらに、XPSにより測定した活性表面上に生成する酸化物膜厚の成長速度の近似式から、上記の限界露出量下で生成する酸化物層厚は約2nmであると算出するとともに、この値がCu表面で連続的な酸化被膜が形成したときの厚さ約3nmとほぼ合致することから、連続的皮膜形成が接合性の可否を決定する要因である可能性が高いとの結論を得ている。

・得られた接合条件の下でCMP-Cuの直接接合を行ない、その界面の構造を透過電子顕微鏡観察することにより、接合界面では、微小突起が変形することで表面間が密着し、Cu-Cu原子間の接合が達成されていることを明らかにした。さらに界面に見られた歪みのコントラストは、真空中200゜C程度の加熱によって歪み近辺の応力が緩和することで縮小し、界面が加熱によって安定する挙動を示すことも発見している。

　第3章「表面活性化法を用いた超微細Cu電極のバンプレス接合の実現」では、次の点が評価された。

・表面活性化法を用いた高精度接続を行なうため、新たに高真空中で±1μmのアライメント精度を有するSABフリップチップボンダを開発している。特に、高真空中での試料ハンドリング動作を可能にするためバネ式のチャックと、平坦な試料間の接続を可能にするため、揺動して互いの表面に倣う機構を備えたボンディングヘッドを新規に考案・開発している。

・超微細Cuバンプレス電極の製作のために、ダマシン手法とRIE(reactive ion etching)プロセスを併用する方法を開発している。このプロセスを用いて10μmピッチの3μm径電極100,000ピンを、絶縁体表面からの高さ60nm以下・高さばらつき2nm以下の平坦さで実現している。

・上記の試料を用いて超微細Cuバンプレス接続を実現し、100,000全ピンが電気的に接続されていること、その界面では1mΩ以下の低い接触抵抗値が得られていることを確認している。また、150゜C・1000時間の加熱加速試験において、接触抵抗の増加率は誤差範囲内の5%以内であったことを示している。

第4章「バンプレス接合の実デバイスへの応用性」では、実デバイスへの適用性検証のため、バンプレス電極を有する0.1mm厚の薄型フラッシュメモリチップを用いてメモリカードを試作している。結果として、接合が良好に行なわれたことを示す128MBの領域確保と、スムーズなデータの書込・読出動作を実際に確認したことが評価された。

　以上の結果から、本論文には、次世代マイクロシステム実装に有用かつ独創的な研究成果がまとめられていると判断される。

　よって、本論文は博士(工学)の学位請求論文として合格と認められる。