緒言

遷移金属酸化物は多種多様な電子物性を有するが、高品質なデバイスの応用例は少ない。その原因の一つは、酸化物ヘテロ界面の電子状態制御が困難である点にある。例えば、界面層での電荷移動・酸素のノンストイキオメトリー・高温成長における原子の熱拡散・酸化物-金属界面でのショットキー接合の形成などに起因する。そこで、高性能なデバイスを実現するには酸化物ヘテロ界面での電子状態の理解が必要不可欠である。

SrTiO3は、ペロブスカイト型遷移金属酸化物との格子ミスマッチが小さく高品質な単結晶が入手可能であることから、遷移金属酸化物薄膜の作製用基板として広く用いられてきた。さらに、酸化物エレクトロニクスデバイスの観点からもSrTiO3はバンドギャップ約3.2eVのn型半導体として注目を集めている。SrTiO3のフェルミ準位は伝導体のすぐ下に位置しており、カチオン置換や酸素欠損の導入により1018cm-3程度の小さなキャリア濃度で導電性を示すことが知られている。これらの特性は、電界効果トランジスタ（FET）構造のチャネル層として非常に大きなアドバンテージとなる。FETは界面の電子状態に非常に敏感であり、ヘテロ界面の電子状態を探るプロープとして有用である。本論文では、単結晶SrTiO3ベースのFET構造を作製し、主に輸送特性の見地からエピタキシヤルおよびアモルファスCaHfO3とSrTiO3単結晶基板のヘテロ界面についての研究を行った。

実験方法

アモルファスおよびエピタキシャルCaHfO3薄膜は、パルスレーザー堆積（PLD）法で成長させた。PLD法は一般に高融点で多成分系の酸化物の薄膜成長に有効な手法の一つである。KrFエキシマレーザーにより焼結した多結晶セラミックスターゲットをアブレ-ションして、対向する基板上に薄膜を成長させた。Nd:YAGレーザーを基板の加熱に使用することで、最高1450℃の基板温度を達成でき、高品質な酸化物薄膜の作製が可能となる。ヘテロ構造及びトランジスタは、5×10×O.5mm3のSrTiO3単結晶基板上に作製した。この基板は、緩衝フッ酸溶液で化学的にエッチングを行う土とにより、原子レベルで平坦な表面構造を有する。作製したトランジスタの輸送測定は、マニュアルプロービングステーションまたはヘリウムフロータイプのクライオスタットでピコアンメータ（Keithley487,68451を用いて行った。また、ホール測定はVan der Pauw法を用いた。

結果と考察

エビタキシヤル界面の作製とその輸送特性

SrTiO3基板とエピタキシヤルCaHfO3薄膜の界面導電性を調べた。CaHfO3薄膜は1000℃で成長を行った。酸素分圧は10-6 Torrから1m Torrまで変化させており、製膜時のレーザーエネルギー密度は約1.5J/cm2である。Fig. 1にヘテロ界面のシート抵抗の温度依存性を示す。10-6 Torrの酸素分圧下で成長させた試料は、金属的な振る舞いを示していることがわかる。この振る舞いは電子ドープしたSrTiO3単結晶の振る舞いに似ている。酸素分圧を上げていくとシート抵抗も上昇し、絶縁的な界面が得られる。これはエビタキシヤルCaHfO3薄膜が成長する最中に、界面に酸素欠損が生じていることを示唆している。

本研究の最終目標は急峻な界面を有するエビタキシヤルFETの構築であり、その実現にはエビタキシヤル絶縁層の使用が不可欠である。しかしながら、高酸素分圧下で作製したエピタキシヤル薄膜であっても、その界面は高い伝導性を示した。これはFET動作を観測するためには大きな障害となる。高温成長のためにSrTiO3基板表面で製膜時に酸素欠損が発生している可能性がある。そこで第一段階としてアモルファスCaHfO3薄膜をゲート絶縁層として用いることとした。

アモルファス薄膜とその界面の輸送特性

アモルファスCaHfO3薄膜を室温でSrTiO3基板上に堆積した。Fig. 2には、成長速度とホール測定から得られた室温でのシートキヤリア密度をレーザーエネルギー密度の関数として表した。ここでは、成長中の酸素分圧を3mTorrとした。成長速度とシートキヤリア密度はほぼ比例関係にある。また、室温においても導電性の界面が得られていることが分かる。製膜は室温で行っているので熱的な影響は考えにくく、この結果はスパッタリング効果によって界面に酸素欠損が生じたことを示唆している。Fig. 3にはシートキヤリア密度の温度依存性を示す。最も低いレーザー密度で作製した試料を除いた全てのサンプルが低温に置いてキャリアのfreeze-outが観測されている。この結果は、界面輸送がSrTiO3の酸素欠損に起因するという説明を支持する。さらに大気雰囲気中400℃でのポストアニールにより、この界面輸送が完全に失われる。この結果も導電性の原因がSrTiO3の酸素欠損に因るものであるという説明と矛盾しない。

アモルファス絶縁膜を用いたFET

単結晶SrTiO3（100）基板上にアモルファスCaHfO3ゲート絶縁膜を用いてトランジスタ構造を作製した。作製手順は以下のとおりである。はじめに、洗浄した基板にメタルマスクを介してソース・ドレイン電極となるAlを真空蒸着させる。3mTorrの酸素分圧下で、基板表面のスパッタリングダメージを促進または防止するように、高または低エネルギー密度でレーザーアプレ-ションを行い、ゲート絶縁膜を堆積させる。最後に、再びメタルマスクを使用してAlゲート電極を蒸着させるDトランジスタ作製のプロセスは全て室温で行った。したがって、基板表面の再構成やエビタキシヤルストレインの影響を考慮する必要はない。Fig. 4（a）と（b）にデバイスの略図と写真を示す。通常のFET同様、チャネル層・ゲート絶縁層・ゲート電極から構成されている。デバイスのチャネル長、幅はそれぞれ100と500μmである。絶縁膜堆積後のチャネル領域の表面AFM像をFig. 4（c）に示す。アモルファスCaHfO3層堆積後においても基板の原子ステップ構造が保たれており、原子層レベルで平坦である。これはトランジスタ動作のためには望ましい。なぜなら広い範囲でチャネル領域に均一な電界強度が達成されると期待できるからである。

すでに述べたように、高エネルギー密度のレーザーを用いて製膜を行うとスパッタリング効果によって導電性の界面が得られる。例えば、絶縁膜をエネルギー密度1.2J/cm2で堆積すると、Fig. 5に示したように導電性のチャネルが作製される。このデバイスはデブレッション型のトランジスタ動作を示した。界面の導電性はアニール処理によって抑制され、これは界面の酸素欠陥を補償したことに因る。アニール処理後は、エンハンスメント型の動作を示した。（Fig. 5の黒丸）絶縁膜堆積時のレーザーエネルギーを下げることで導電性を抑えた界面が達成される。Fig. 6に0.5J/cm2で作製したトランジスタのチャネル電流-ゲート電圧特性を示すoオフ電流は非常に低く抑えられており、オンオフ比は105程度という大きな値が得られた。電界効果移動度はゲート電圧に対して単調に増加し、12Vで0.43cm2/Vsに達した。ゲート電極からのリーク電流はチャネル電流よりも数桁小さいので、トランジスタ動作に影響はないと言える。 Fig. 7にチャネル電流のゲート電圧依存性を300Kから100Kまで測定した結果を示す。低温でしきい値電圧の高電圧側-のシフトが観察された。この効果を取り除くと温度に関わらずほぼ一定の振舞いが観察された。（Fig. 7（b））これは界面に存在するトラップ準位の影響によってデバイス特性が制限されていることを示唆する。

エビタキシヤル界面を用いたFET

界面準位を軽減するために、エビタキシヤル界面を有するSrTiO3トランジスタを作製した。プロセスは以下のようである。はじめに、4分子層のLaTiO3層を室温でメタルマスクを介して堆積させ、その後、基板を1200℃、10-6Torrの酸素分圧下で3時間アニール処理を行う。これは界面でLaとSrイオンを相互拡散させて導電性を得るためである。この層はソース・ドレイン電極として機能する。次に、4分子層のエビタキシヤルCaHfO3層を700℃で堆積させる。その後、大気中で400℃、12時間ポストアニールを行う。エビタキシヤル層の上にアモルファスCaHfO3層を室温で堆積させ、最後にAlゲート電極を真空蒸着する。

Fig. 8にチャネル電流の（ゲート電圧-しきい値電圧）依存を示す。温度は325Kから50Kまで25Kステップで測定した。チャネル電流が低温で増加していることがわかる。これは電界効果によってノンドープのSrTiO3に誘起されたキャリアが金属的に振舞っていることを意味する。 Fig. 9に電界効果移動度としきい値電圧の変化を温度の関数として表す。電界効果移動度は50Kまで増加していることが分かる。エビタキシヤル界面を使用したにも関わらず、しきい値の変化が観測されたが、これは界面に尚もトラップ準位が存在することを示唆している。より厚いエビタキシヤル層を用いることでチャネル層からアモルファス層を遠ざけることができるため、さらに良好なデバイス動作が期待できる。

結論

ワイドギャップ絶縁層/SrTiO3単結晶基板のヘテロ構造における界面輸送特性を詳細に研究した。絶縁膜作製時のスパッタリング効果によるSrTiO3の酸素欠陥のために導電性の界面が得られることを示し、その特性がレーザーエネルギー密度及び酸素分圧に大きく依存することが分かった。上記の結果を考慮して、アモルファス及びエビタキシヤルCaHfO3を用いたSrTiO3単結晶トランジスタを作製し、良好なトランジスタ動作を観測した。アモルファス層を用いたデバイスは温度に依らないトランジスタ動作を示した。恐らくアモルファスー単結晶基板間に存在する高密度な界面準位の影響だと考えられる。エビタキシヤル界面を用いることで、低温において特性の向上が確認され、電界効果で誘起したキャリアが金属的な挙動を示すことが観測された。

Fig. 1: Temperature dependence of the sheet resistance of the CaHfO3/SrTiO3.

Fig. 2: Growth rate and sheet carrier density plot as a function of laser energy density.

Fig. 3: Temperature dependence of sheet carrier density.

Fig. 4: （a） Schematic drawing of the FET structure.（b）Top view photograph of the FET device. （c） AFM image of the amorphous CaHfO3 surface in the channel region.

Fig. 5: The channel current plotted as a function of the gate bias of the FET. Triangles correspond to an as-deposited FET. Circles depict the behavior of an annealed FET.

Fig. 6: The channel current and the leak current plotted as a function of the gate bias.

Fig. 7: （a） The channel current plotted as a function of the gate bias at different temperatures from 300 to 100 K.（b） The channel current vs. the gate voltage minus the threshold voltage.

Fig. 8: The channel current vs. gate voltage minus the threshold voltage.

Fig. 9: Temperature dependence of the FE mobility and the threshold voltage.

本論文は7章からなり、第1章では研究の背景と物性研究おける本論文の位置付けについて述べられている。第2章では、使用した実験装置および試料の評価方法について記述している。第3章ではエピタキシャル絶縁層、第4章ではアモルファス絶縁層の作製および絶縁性の評価についての報告がなされている。第5章ではアモルファス絶縁層を用いたデバイス構造の作製およびその評価について述べられている。絶縁層堆積時の作製条件により界面電子状態が大きく変化することが報告されており、そのデバイス特性への影響についても議論されている。第6章ではエピタキシャル絶縁層を使用したデバイスについて述べられている。エピタキシャル絶縁層を用いることでデバイスの特性が大きく改善したことが報告されている。第7章では、上記の研究結果の総括が行われている。

遷移金属酸化物は多種多様な電子物性を有するが、高品質なデバイスの応用例は少ない。その原因の一つは、酸化物ヘテロ界面の電子状態制御が困難である点にある。そこで、高性能なデバイスを実現するには酸化物ヘテロ界面での電子状態の理解が必要不可欠である。そのような見地から、本論文では単結晶SrTiO3ベースの電界効果トランジスタ（FET）構造を作製し、主に輸送特性の観点からエピタキシャルおよびアモルファスCaHfO3とSrTiO3単結晶基板とのヘテロ界面についての研究を行っている。SrTiO3は、遷移金属酸化物との格子ミスマッチが小さく高品質な単結晶が入手可能であることから、遷移金属酸化物薄膜の作製用基板として広く用いられてきた。さらに、酸化物エレクトロニクスデバイスの観点からもSrTiO3はn型半導体として注目を集めている。詳細な物理特性は第1章で述べられている。ヘテロ構造を構築するには材料の薄膜化が必要不可欠である。本論文では高品質な酸化物薄膜を作製する手法の一つであるパルスレーザー堆積法（PLD法）を使用しており、第2章では装置の詳細について説明されている。また、試料の評価装置・測定手順についても述べられている。

急峻なエピタキシャル界面を構築するには、できるだけ格子ミスマッチの小さな材料を選択することが望ましい。第3章ではSrTiO3基板上に絶縁層としてCaHfO3を用いた理由が示されており、さらに結晶性・絶縁特性・表面平坦性・バンドオフセットの観点から議論がなされている。本来、絶縁体であるべき基板-絶縁層界面が導電性を有することについても報告されている。高温成長が原因で界面に格子欠陥が生じていることが懸念されるため、絶縁層に室温で堆積させたアモルファス層を用いることで界面輸送特性に対する成膜温度の寄与を除外することができる。しかしながら、室温作製した界面においても導電性が残ることが第4章で報告されている。そして、その界面導電性がレーザーによってアブレーションされた高エネルギーの粒子が基板表面にもたらすダメージに起因するということが示されており、薄膜成長時に使用するレーザーエネルギー密度が界面電子状態に大きく影響することが指摘されている。

第5章では、アモルファス絶縁層を用いたFETの作製プロセスについて記述されている。アモルファス層の使用により室温でのデバイス構築が可能である。低レーザーエネルギー密度で作製したFETはエンハンスメント型の良好な動作を示すことが報告されている。室温での電界効果移動度は0.4cm2/Vs程度であった。トランジスタ特性の温度依存性からその動作原理は浅いトラップ準位からの電子の熱励起であることが解明された。また、非常に大きなトラップ準位が存在することが示されている。トラップ準位の低減を目指し、急峻な界面を実現するために、第6章ではエピタキシャル絶縁層を用いたデバイスの構築に取り組んでいる。エピタキシャル層を使用したFETは室温の電界効果移動度2cm2/VsとアモルファスFETに比べて改善し、50Kでは35cm2/Vsまで上昇したことが報告されている。この結果はエピタキシャル層の使用によってトラップ準位の低減に成功し、さらに電界効果によって金属-絶縁体転移を観察したことを意味している。

本論文では、酸化物半導体-絶縁体における界面電子状態を電気測定によって評価し、ヘテロ接合の作製条件を制御することで格子欠陥の少ない界面構造の作製に成功している。さらに、エピタキシャル絶縁層を使用することでより急峻な界面の構築を達成し、作製したデバイスを用いて電界効果による酸化物の金属-絶縁体転移を明瞭に観測している。酸化物ヘテロ界面の電子状態制御を行った本論文は、今後の酸化物ヘテロ構造の研究・酸化物ヘテロデバイスの開発に非常に有為なものであると言える。

したがって、博士（科学）の学位を授与できると認める。