No | 124655 | |
著者(漢字) | 島添,健次 | |
著者(英字) | ||
著者(カナ) | シマゾエ,ケンジ | |
標題(和) | 高分解能ポジトロンCTのための新しい信号処理方式に関する研究 | |
標題(洋) | Study on Novel Signal Pulse Processing Scheme for High Resolution PET System | |
報告番号 | 124655 | |
報告番号 | 甲24655 | |
学位授与日 | 2009.03.23 | |
学位種別 | 課程博士 | |
学位種類 | 博士(工学) | |
学位記番号 | 博工第7089号 | |
研究科 | 工学系研究科 | |
専攻 | バイオエンジニアリング専攻 | |
論文審査委員 | ||
内容要旨 | 1.背景と概要 PET (Positron Emission Tomography)は低侵襲の核医学イメージング手法であり、最近ではガンやアルツハイマー病などの様々な病気の早期発見や診断に不可欠となっている。ただし空間分解能は現在の商用の人体用PETでは4-6mm程度であり、ガンの早期発見、詳細で正確な診断のため、より高い空間分解能、感度をもつPETの開発が望まれている。 高分解能PETシステムの実現には10万個以上のピクセル化された検出器素子およびこれらの膨大な数の検出器素子からタイミング、エネルギー情報を抽出する個別読出信号処理が必要となるが、従来のディスクリートを用いた回路では不可能であり高集積のASIC (Application Specific Integrated Circuit)の開発が必要となる。また従来の外部ADCや複雑なアナログ回路を用いた手法では消費電力の増大や低集積度、伝送ラインでの劣化などが問題となる。 本研究においてはこのような問題を解決するため、新規信号処理スキームを考案し、CMOS (Complementary Metal Oxide Semiconductor)技術を用いてアナログ・ディジタル混載のASICの試作、開発研究をおこなった。具体的には1チップで波形をディジタル化する波形サンプリング型ASICの設計開発、PWMを応用した新規信号処理手法に基づくパルストレインASICの設計、開発を行った。 2.波形サンプリング型ASICの開発と実験 従来の開発されてきたPET用の回路ではタイミングとエネルギー取得のためにそれぞれ複雑なCFD(Constant Fraction Discriminator)回路や外部ADCを使用しており高い消費電力や低い集積度、アナログ伝送による劣化に問題があった。ADCをチップに内蔵し、タイミング情報が取得可能なASICは未だ開発されておらず、本研究では1チャネルに電荷感応プリアンプ、ゲイン調節のための可変増幅器、高速の100MHz / 6bit のADCを集積し、1チップでディジタル化を行うことが可能な波形サンプリング型ASICの設計と試作を行った。図1に開発したASICのブロック図を示す。 1チップでディジタル化することでフロントエンドを大幅に簡略化し、後段のFPGA (Field Programmable Gate Array)によりタイミング、エネルギー情報の抽出などの柔軟な信号処理が可能となると共に出力がディジタル信号のため伝送ラインでの劣化を防ぐことができる。またADCの後段のディジタル部分に2to1マルチプレクサを組み込むことで4.9mm角のチップに16チャネルの集積をおこなった。チップのデザインは東京大学VDECを通して行いROHM社に発注を行った。またプロセスは0.35um ROHM CMOSプロセスを用いた。 試作した波形サンプリング型ASICチップ3個とFPGAチップ2個をもちいた48チャネルの10cm*15cmPCBボードを製作し評価をおこなった。プリアンプの特性はノイズが900電子(シェーピングタイム0.5us)程度、立ち上がり時間は13ns,ゲイン1V/pC-であり、PETとしては十分な性能が得られた。ADCの微分非線形性は0.66LSB、積分非線形性は1.4LSBであった。プリアンプからADCのチャネルに対して異なる立ち上り時間の200fCのテスト信号を入力し応答を確認したところ、それぞれ異なる立ち上り時間に対する立ち上がりの違いが弁別可能であることが確認できた。実用においてはFPGAなどにより傾きを検出することで波形の弁別が可能となる。また16チャネルに対して動作確認をおこない10チャネルの正常動作が確認できた(図2)。 また32chのAPD(S8550)と組み合わせたテストを行った。線源にはNa-22、シンチレータに3mmx3mmx6mmのGSOを用い,うまく読み出されていることを確認した。ADC、ディジタル回路によるアナログ部分へのクロストークを評価するためにディジタルを非動作、動作状態でのプリアンプのスペクトルを計測したところ、22%,20%(FWHM)と大きな差は見られなかった、ディジタル回路のアナログ部分への回りこみは小さいと考えられる。結果としてPET用のフロントエンド信号処理回路として十分な性能を持っていることが確認できた。 3.パルストレインASICの開発 従来の波高値を計測するASICではADCを含む複雑なアナログ回路や多数の伝送ラインが必要とされる問題があった。PWM方式を応用したパルストレイン手法を新たに考案し、この考えに基づいたASICの開発を行った。PWM方式のASICではプリアンプ、波形整形回路、コンパレータを用い、波高値をパルス幅に変換することで安価で伝送ラインの少ないシステムを実現可能である。また出力はディジタル信号であり伝送ラインでの劣化もすくない。このPWMを用い複数のパルス幅を用いて信号を表現するパルストレイン信号処理方法を独自に考案した。例えばエネルギーを表すTOT信号の後にチャネルアドレスを表すパルストレインを付加することで単純なWIRED-ORにより各チャネルを接続することで伝送ラインを大幅に減らすことが可能となる(図3)。 この例では第一パルスがTOT (Time Over Threshold)パルスでエネルギー情報、続くX,Yがチャネルアドレスを表現する。パルス幅が(X,Y) = (1,1)でチャネル1, (X,Y)=(1,2)でチャネル2等のようにチャネルを表現する。本方式ではクロックが100MHz(T=10ns)の場合、200ns幅のパルストレインを付加することで 10*10=100chを表現することが可能となる。本パルストレイン方式を用いることでさらに大幅に伝送ラインを減らすことができ、また抵抗分割などのようにS/Nで制限されることなく1000ch以上が表現可能となる。 Verilog-HDLによりコーディングしたディジタル部をASICに組み込み12chのパルストレインASICを設計試作した。チップサイズは2.4mmx2.4mmである。設計においてはディジタルからのノイズを防ぐためアナログとディジタル部の電源を分離した。ディジタルのピンはRESET、CLOCK、WIRED-ORの出力1ピンの3ピンのみである。 本ASICにステップ信号を入力したところ2chを除きチャネルアドレスに応じてパルストレインの付加が確認され、正常に動作していた。本ASICにより生成されるTOTパルス幅とアドレスパルスをFPGAにより検出することでエネルギー情報、チャネル情報の復元が可能である。入力電荷とTOT出力のパルス幅の関係を図4に示す。ルックアップテーブルやフィッティング関数を用いることでTOT幅から入力電荷(=エネルギー情報)を復元することが可能となる。 本ASICとLYSO (2mmx2mmx10mm)とPMT検出器を組み合わせて実験を行った。線源にはCs137を用いた。実験は2チャネルのOR出力を用いて1つの伝送ラインで読み出し、TOTとアドレスパルスを検出することでチャネルの特定、エネルギースペクトルの復元をおこなった。各チャネルは正常に読み出されており、エネルギー分解能は15%前後であった。各チャネルのばらつきは検出器のセットアップやチャネル間のばらつきによると思われる。実際にはこのような校正が必要であるが、ADCなどを用いた波高値を計測するシステムと同等の機能を実現可能であることが確認された。また本手法は従来の波高値を計測する手法と比べて大幅にフロントエンド回路を簡略化することが可能であり、膨大な数のフロントエンドが必要とされる高分解能PETシステムに最適な信号処理手法といえる。 本手法においてはパルストレインを付加することで計数率が低下するため、パルストレインと計数率にはトレードオフの関係がある。Wired-ORを用いた場合とPriority Encoderを用いた場合の推定を行った。TOTパルス幅を1us、パルス生成クロックを100MHz,パルストレインを160ns(64ch)と仮定すると350kcpsで10%のシステムレベルでの計数率の劣化が見られることがわかった。またPriority Encoderが利用可能な場合はその方が劣化を抑えることができることが判明した。 4.結論 新規信号処理方式に基づいた波形サンプリング型ASICとパルストレインASICの開発を行った。これらの手法により従来のフロントエンドの大幅な簡略化が可能であり、高分解能PETを実現する重要な手段となる。波形サンプリング型のASICでは信号波形を利用が可能であり、検出器の信号波形変化などの利用まで視野に納めた信号処理を可能とする新しい領域に入ったといえる。またパルストレインASICでは従来の波高値計測では困難であった低電圧化、低消費電力化が可能であり、さらなる低電圧化、ディジタル信号処理技術の利用を可能にする方向性を初めて切り開いたものである。パルストレイン方式でのPETはまだ開発されておらず実用化が期待される。 | |
審査要旨 | ポジトロンCT(PET)は、電子の反粒子であるポジトロンの消滅の際に生じ、反対方向に飛行する2本のガンマ線を、体外に設置した検出器により検出することにより、体内でポジトロンが発生した位置を求める原理を用いるものである。近年、性能の高いPET装置が開発され(11)C,(15)O, (18)Fなど低原子番号のポジトロン放出核種を含む薬剤を高感度に検出することができる手法として注目されている。一方、PETの解像度に関しては、汎用の装置で5mm程度と装置自身の解像度がまだまだ低く、X線CT装置などと組み合わせて見かけ上の解像度を高める工夫がなされているところである。また、PET検査では体内に投与した放射能は全身に分布することになるが、装置の体軸方向の長さは短く、全身検査のできるPET装置が求められている。本研究は、このような背景のもと、PET装置の高性能化をめざして、PET装置内部に設置される検出器から得られるパルス信号の新しい信号処理方式を開発したものであり、以下にその論文内容を示す。 第一章は序論であり、MRIやCTなどとは異なるモダリティとしてのPET検査の意義を示したのち、解像度の不足やMRIとの共存、空間分解能とコストの関連、ASIC(Application Specific Integrated Circuit)の要求などの研究背景を説明し、今後も高集積度化・高速化などの進歩の期待できるCMOS ASICを活用した信号読み出しシステムが必要であり、新しい信号読み出し法が必要であるとし、本研究における、波形サンプリング方式のASICとパルス幅変調方式のASICの2つのアプローチについて示している。 第二章はPETの歴史から始め、原理と解像度の限界について解説したのち、システムとそこに用いられている検出器ならびに検出システムとしての特性の詳細について示している。特に検出器の深さ方向での反応位置に関する情報であるDepth of Interaction (DOI)の重要性について述べ、画像周辺部での解像度を大きく改善する手法としていくつかのDOI検出器について説明している。 第三章は、専用集積回路ASICの一般論について述べており、CMOS回路の特徴と設計手法について一般的な解説を行っている。 第四章は、PETのために開発されたASICについて主として国外での研究状況を引用して、現状を紹介するとともに本研究の位置づけについて、システムの構成を示して説明している。 第五章は本研究で開発された波形サンプリングASICの開発の詳細について記述しており、実際に設計したチップを試作してその動作を確認し、さらに、入力16チャンネルのASICを4個載せた信号取得ボードを製作して、その特性を求めた結果、入力のうち10チャンネルについては概ね問題なくチップが動作していることが判明したものの、残りの6チャンネルについては動作が確認できなかったとしている。 第六章は、新たな信号取得モードである、パルス幅変調システムを拡張したパルストレインシステムを考案し、その成立性について、クロックを用いたシステムならびにクロックを持たないシステムと議論をしている。チャンネル数が膨大となると考えられる場合に、信号線を減らすことは有効である。 第七章は結論であり、波形サンプリングASICの開発により、システムの大幅な簡素化が可能になる。また、パルス幅情報を用いるための研究が本研究により示され、その成立性を検証したなど、研究内容全般の総括を行っている。 | |
UTokyo Repositoryリンク |