この数十年、電子機器の急激な進化は社会の情報化に大きく貢献してきたが、それを可能にした要因の1つが、電子機器において演算機能を担うCMOS LSIの微細化による性能向上であった。しかしながら、近年ではCMOSの微細化によって生じる諸問題により、以前程には微細化による性能向上が望めなくなった。そこで、新材料や新構造の導入により、微細化に伴う問題を抑えつつ更なる微細化を目指すという努力がこの10年間続けられおり、今後も続けられていくものと予想される。このように、LSIの性能向上をMOSFET自体の微細化と性能向上により達成する"More Moore"と呼ばれるアプローチに対し、"Beyond CMOS"という新たなアプローチが提唱されている。これは、既存のCMOS LSIに、MOSFETとは異なる素子を取り込むことによってLSIの情報処理能力に量的あるいは質的向上をもたらすことを目的とする。Beyond CMOSを実現するためのデバイスの候補はこれまでにも多数提案されてきたが、その1つに単電子トランジスタ(Single-Electron Transistor; SET)がある。SETはソース-ドレイン間の電流をゲート電圧で制御する3端子電子デバイスであるが、その動作原理や特性は従来CMOS LSIに用いられてきたMOSFETとは大きく異なる。SETの動作はナノスケール特有の物理に基づいており、究極的な微細化を実現できると期待されている。また、そのId-Vg特性はクーロン振動と呼ばれ、それを有効に利用することにより従来のMOSFETのような単純なON/OFF動作よりも効率的な情報処理を実現できる可能性がある。

本研究では、従来からCMOS LSIに用いられているSi基板上に作製可能な、シリコンシリコンナノワイヤチャネルを有するSETに着目する。素子の構造自体はシリコンナノワイヤFETとほぼ同様であり、作製に当たっては既存のCMOS技術の多くをそのまま用いることができる。この素子は特定の条件下ではFETではなくSETとして動作する。素子が室温においてSETとして動作するためには、ソースとドレインの間に、トンネル障壁を介して電気的に分離されたドットと呼ばれる極微細構造が必要である。SETの最大動作温度はドットの大きさによって決定され、LSI応用が想定する室温以上での動作には大きさ数nm以下のドットが必要である。幅3 nm以下の極細シリコンナノワイヤをチャネルとする素子は、チャネル中に僅かにでも形状揺らぎが存在すると、狭窄部において局所的に強い量子閉じ込め効果が発生し、ドットとトンネル障壁が形成され、室温においてSETとして動作する場合がある。しかし、現状の微細加工技術では、その様な微細構造を再現性よく得ることは容易ではなく、仮に室温で動作するSETが得られたとしても、その特性ばらつきは大きい。素子の歩留まりを向上させるためには、微細ドットの形成メカニズムについて十分な理解が必要であるが、いまだ不明確な点は多い。シリコンナノワイヤチャネルSETに限らず、室温動作SETを歩留まりよく作製できたという報告はこれまでに存在しない。

一方で、SETを用いて情報処理を行うためには、ある程度特性が揃ったSETが複数必要である。しかし、現状ではその要求を満たすことは容易ではない。加えて、SETの特性は、電流駆動力が数桁低いなど、従来のMOSFETとは大きく異なるため、どのように回路を構成し、どのように応用するかという点についても議論が必要である。室温におけるSET単体の動作報告は10年以上前からいくつものグループにより報告されてきたのに対し、以上のような理由から、SETの回路応用の研究はさほど進んでいない。SETの回路応用を妨げているSETの電流駆動力の低さや特性ばらつきの大きさ等を解決する手段として、CMOSとの集積化が挙げられる。SETの特徴である高集積度を生かす一方で、高性能で信頼性の高いCMOS回路で信号の増幅や素子特性の補正を行うことで、SETとCMOSのそれぞれの長所を生かした効率的な情報処理が実現できると期待される。このように、CMOSとSETの様な新規デバイスを集積化することでLSIの性能向上を目指すのは、まさにBeyond CMOSが目指すところである。既存のCMOS LSI製造技術との互換性という点において、シリコンをベースとするSETは有利であるといえる。

以上のような観点より、本研究はシリコンSETの作製プロセス改善により歩留まり向上を図るとともに、室温動作SETとCMOSと集積化する上での障害を取り除き、両者を集積した上での回路動作を室温にて実証することを目的とする。

微細なシリコンナノワイヤチャネル中におけるSETのドット形成メカニズムについて解明を進めた。キャリアに正孔を用いる単正孔トランジスタ(SHT; Single-Hole Transistor)の方がSETよりも大きなクーロン振動を示す素子が得られやすいということが、これまでに実験的に示されてきたが、その理由については十分に解明されていなかった。シリコンナノワイヤチャネルSET/SHTにおいては、ドットの形成に量子効果が大きく関わっていると考えられてきた。そのため、(100) SOI基板上に<110>と<100>方向のナノワイヤチャネルを有する素子を作製することにより、側面の面方位とキャリアの極性による量子効果の違い、そしてトンネル障壁とドットの形成への影響について統一的に議論することを試みた。結果、<110>チャネルの場合は、チャネル幅が細くなるとナノワイヤnFETがpFETよりも大きなしきい値上昇を示した。またSHTとしては動作せず、SETとしてのみ室温で明瞭なクーロン振動を示す素子が複数得られた。これらの結果は、<110>チャネル中の電子に対する量子閉じ込め効果が大きく、SHTよりもSETの方が障壁とドットが形成されやすいことを示している。一方で、<100>チャネルの場合は、nFETとpFETのしきい値上昇は同程度であり、量子閉じ込め効果によって形成される障壁高さも同程度であると考えられる(Fig. 1a)。しかしながら、SETよりもSHTとして動作させたときに巨大なクーロン振動を示す素子が複数見られた(Fig. 2b)。これはSHTにおいてより多くのドットが形成されていることを示している。このようにドットの形成にキャリア極性依存性が表れる原因の1つとして、チャネル近傍電荷による寄生トンネル障壁の形成が考えられる。これまでにSHTの方がクーロン振動が大きなデバイスが得られやすいことが指摘されてきたが、特性ばらつきの観点からすれば、このような現象が発生しにくいSETの方が回路応用に向いていると結論付けられる。

SETの集積回路応用に向けて、SETとCMOSを集積化する上での問題点を改善した。シリコンナノワイヤチャネルSETの作製プロセスはナノワイヤFETのそれとほぼ同じであり、既にCMOS互換性は達成されているように見える。しかし、従来の室温動作SET作製プロセスで作製したMOSFETは寄生抵抗が極めて大きく、またノーマリ・オン動作を示すためCMOS回路の性能が劣化するという問題点が存在した。そこで本研究では、従来の室温動作SET作製プロセスを改良し、これらの問題を解決した。結果、室温動作SETと同一基板上に良好な電流駆動力を示すn/pMOSFETを集積することに成功した。これらの素子の寄生抵抗はチャネル抵抗に比べて十分低く抑えられており、またその移動度はユニバーサル移動度と比較しても遜色のない値であった。またMOSFETのノーマリ・オフ動作も実現し、インバータやNAND、NOR等の基本的なCMOS論理回路を構成したところ正常な動作が確認された。

SETとCMOSを集積化した回路の動作を室温にて実証した。6個のMOSFETからなるCMOSセレクタをSETと組み合わせ、2つの入力電圧のうち1つをCMOSセレクタを介して選択的にSETのゲートに印加するという動作を実証した。さらに、CMOSセレクタに接続された2つのSETのうちの1つの出力電流を選択的に読み出せることも示した(Fig. 2)。

以上、本研究では、SETとCMOSを集積化した情報処理を実現すべく、室温動作SETの歩留まり改善とCMOS互換性の向上を目指して研究を行った。その結果、SETの歩留まり向上のために適したデバイス構造について知見を得た。また、小規模ではあるがSETとCMOSセレクタ回路を集積化した回路の動作を室温にて実証した。

Fig. 1 (a) <100>方向共通ナノワイヤチャネルFETのしきい値の測定結果。共通チャネル構造により、1つのデバイスはnFETとしてもpFETとしても動作する。チャネル幅が細くなるに従いnFETとしてもpFETとしても量子閉じ込め効果によりしきい値は上昇するが、その大きさは同程度である。 (b) <100>方向共通ナノワイヤチャネルSET/SHTのクーロン振動特性。SHT動作時により巨大なクーロン振動が現れているが、量子閉じ込め効果による障壁形成のみではこの差異は説明できない。

Fig. 2 (a) CMOSセレクタと2つのSETのアレイから構成される回路。 (b) 測定されたSETアレイの出力電流。選択信号SELに応じて、出力電流に現れるクーロン振動ピークが異なっている。これは2つのSETのうち1つに選択的にアクセスできることを示している。

本論文は,「Study on Integration of Single-Electron Transistors and CMOS Circuits」(単電子トランジスタとCMOS回路の集積化に関する研究)と題し,英文で書かれている.本論文は,いわゆるBeyond CMOSデバイスとして期待されているシリコン単電子トランジスタとCMOS回路との集積化の可能性を論じたものであって,全5章より構成される.

第1章は「Introduction」(序論)であり,単電子トランジスタ等のBeyond CMOSデバイスを既存のCMOSに集積化することにより新機能をVLSIに付加することの意義と,現状の単電子トランジスタが直面している各種課題をまとめており,単電子トランジスタとCMOSを集積化するという本論文の目的を明確にしている.

第2章は,「Operation Principle, Fabrication Techniques, and Applications of Single-Electron Transistors」(単電子トランジスタの動作原理,作製技術とアプリケーション)と題し,単電子トランジスタにおける基礎物理を概説するとともに,シリコン単電子トランジスタの代表的な作製プロセスについて述べ,さらに単電子トランジスタを用いた具体的アプリケーションの例を紹介しており,本論文を理解する上で必要な事項について纏めている.

第3章は,「Carrier-Polarity and Direction-Dependent Quantum Confinement Effect in Silicon Nanowire FETs and SET/SHTs」(シリコンナノワイヤFETと単電子/単正孔トランジスタにおけるキャリア極性とチャネル方向に依存した量子閉じ込め効果)と題し,ナノワイヤFETと室温動作の単電子/単正孔トランジスタの両者に大きな影響を与える量子閉じ込め効果に関する実験結果について述べている.最新の電子ビーム露光プロセスを適用して作製プロセスの最適化を行った結果,両者の集積化のためには特性ばらつき抑制の観点からチャネル方向は(110)方向が最適であることを示すとともに,単正孔トランジスタより単電子トランジスタの方が単一ドットを有するクーロン振動が室温で高歩留で得られることを明らかにしている.

第4章は,「Integration of SETs and CMOS Analog Selectors」(単電子トランジスタとCMOSアナログセレクタの集積化)と題し,室温動作単電子トランジスタとCMOS回路を同一チップ上に集積化することに成功し,CMOSアナログセレクタによる複数の室温動作単電子トランジスタの制御を実証している.

第5章は,「Conclusions」(結論)であり,本論文の結論を述べている.

以上のように本論文は,将来のBeyond CMOSデバイスとして期待される室温動作シリコン単電子トランジスタに関して,シリコンナノワイヤの量子閉じ込め効果の観点からデバイスおよび作製プロセスの最適化を行うとともに,複数の室温動作単電子トランジスタとCMOS回路の集積化に成功したものであって,電子工学上寄与するところが少なくない.

よって本論文は博士(工学)の学位請求論文として合格と認められる.