As aggressive scaling of conventional Si device approaches its fundamental limits, novel materials with better electrical properties are being intensively researched. Ge has a big advantage over Si in terms of high electron and hole mobilities, and its low processing temperature makes it easier to integrate with high-k materials. However, Ge has suffered from the absence of a stable oxide on Ge unlike Si/SiO2 because it is well known that the Ge/dielectric interface easily deteriorates due to GeO desorption during thermal processing. Despite the enormous progress in Ge surface passivation, the electrical properties of Ge/dielectric interface does not meet the requirements of electronic device. In order to realize high-performance Ge CMOS, devices and process issues have to be thoroughly investigated. In this thesis, we have focused on how to improve Ge/GeO2 interface properties and electron mobility in Ge n-MOSFETs, which are an urgent need for realizing high-mobility Ge CMOS.

To reduce the Coulomb scattering sources in Ge gate stack, the formation of high-quality Ge/GeO2 gate stack by high-pressure oxidation (HPO) was investigated. The capacitance-voltage characteristics of metal/GeO2/Ge capacitors fabricated with HPO revealed the improved electrical properties. It is also discussed from a thermodynamic viewpoint of the Ge/GeO2 stack that the GeO desorption from Ge/GeO2 stack could be efficiently suppressed by HPO. Low-temperature oxygen annealing (LOA) was proposed to further reduce the interface states density (D(it)) and a new concept to Ge thermal oxidation was suggested by using the two-step oxidation (HPO and LOA). Furthermore, the impact of rare-earth inclusion in Ge/GeO2 stack was discussed in terms of interface passivation. On the basis of our understanding about Ge/GeO2 interface, the highest electron and hole mobilities in Ge MOSFETs were demonstrated with Ge/GeO2 gate stack. This can be achieved by taking care of thermodynamic and kinetic control of Ge/GeO2 interface.

The mobility universality in Ge MOSFETs was examined for understanding the mechanisms of mobility degradation, and the effects of surface roughness on electron mobility in Ge/GeO2 n-MOSFETs were experimentally investigated to determine the dominant scattering source for the high-E(eff) electron mobility. It was found that the significant degradation of electron mobility in the high-E(eff) region is not simply determined by the surface roughness scattering, and an additional scattering mechanism, which is not necessary to consider in Si MOSFETs, might be involved in the electron transport in Ge n-MOSFETs. The major scaling issues for realizing high-mobility Ge CMOS were discussed and possible solutions were presented. For the equivalent oxide thickness (EOT) scaling of gate stack, we examined the low-temperature high-pressure oxidation for scaling the Ge/high-k dielectric and sub-nm EOT of Ge/GeO2/Y2O3 stack with very low Dit and gate leakage current was achieved. We also investigated the ultrathin GeOI n-MOSFETs in terms of carrier transport, and revealed that electron mobility in ultrathin body GeOI MOSFETs is limited by GeOI crystallinity near BOX (Ge/SiO2). The origin of reverse leakage current in n+/p junction was characterized by Raman scattering measurement. It is found that Ge bulk crystallinity is not fully recovered from the implantation damage despite the dopant activation at high temperature.

シリコン(Si) CMOSデバイスの高性能化は、基本的にはサイズの微細化によって進められてきたが、今後も永遠にそれが可能であることは物理的にありえない。そこで次の世代において有望な電子デバイスに対する研究が世界中で始まりつつある。近年ゲルマニウム(Ge)はSiよりも移動度が高いという観点から有力な候補材料として検討されている。特にp-MOSFETにおいてはSiを超える良好な特性が多く報告されている。一方、n-MOSFETにおいては極めて劣悪な特性しか報告されてこなかった。そこで、高性能n-MOSFETの実現は非常に大きな挑戦であるといえる。

上記背景のもと本研究は薄膜および界面に対する材料学的な理解および制御に基づき、高性能なGe n-MOSFETを実現しようという内容である。結果として、Siを用いた場合に比べて格段に良好な特性を実証することができた。本論文は6章から構成されている。

第1章は序論であり、トランジスタの微細化、高移動度チャンネル材料の必要性、従来のGe/絶縁膜の界面終端方法の問題点を整理し、本研究の目的と位置づけを明確化している。

第2章は良好なGe/GeO2スタックを形成する方法を詳述している。Geの酸化に関する熱力学的な考察から、Geにおいては高圧酸素による酸化が有効なはずであるという指針のもと、実際にGe基板の高圧酸化を行い、その結果としてGe/GeO2スタックの電気特性を大幅に改善できることを示した。さらにバルクGeO2膜質に影響を与えずにGe/GeO2界面特性を向上させるために低温酸素アニールという新手法を提案し、GeO2のバルク特性とGe/GeO2界面特性を独立に制御できることを詳述している。

第3章は上記手法によって形成されたGe/GeO2スタックを有するMOSFETを作製し、正孔及び電子移動度特性が大幅に改善することを示している。実際、Ge MOSFETにおいて、電子で1920 cm2V-1sec-1,正孔で725 cm2V(-1)sec(-1)というピーク移動度を達成している。これらはSi MOSFETの場合と比較して、それぞれ2.5倍、3.5倍の向上である。特に電子移動度に関しては、高移動度n-MOSFET実現に否定的な意見が大勢を占める中、その高い可能性を実験的に示した点は大いに評価される。またGe基板面方位にも着目し、有効質量という観点からだけでなく良好な界面形成を実現するという観点からも(111)面の優位性を実証的に議論している。

第4章はFETチャネル内おける電子の散乱機構に関して議論している。ごく最近、n-MOSFETにおいてチャネル内に存在する電子面密度の増加とともに電子移動度が劣化するということが報告されており、その起源を調べるために意図的にGe表面のラフネスをウェット処理によって制御し、高電界の電子移動度に与える影響を調べた結果、ウェット処理で形成したGe表面ラフネスは電子移動度に大きな影響を与えないということを示した。これはSi/SiO2を有するSi MOSFETとは異なる結果である。さらに他の散乱機構を含めてGeの反転層における電子散乱機構を包括的に議論している。

第5章はGe CMOSの微細化に対する大きな課題として、ゲート絶縁膜の薄膜化、短チャネル効果の抑制、良好なp/n接合形成、の三つを取り上げ、それぞれに対して原理的課題を議論し、さらにそれぞれを克服するための実行可能な対策を詳述している。特にゲート絶縁膜の薄膜化に対しては、酸素圧力の増加に伴い酸化レートが低下する温度領域が存在することを初めて発見し、この温度領域で高圧酸化法を用いることによってSiO2容量換算で1 nm以下のゲート絶縁膜を実現する事に成功した。短チャネル抑制手法に関しては、薄膜Ge層を用いたFETを作製し、厚さ9 nm厚のGeにおいて良好なFET特性を初めて動作実証した。これらの新しい実験事実に基づきながらGe CMOS実現の課題を整理していた。

第6章は以上の総括および将来展望を述べている。

以上を要するに、本研究ではGeが潜在的に持つ高い能力を異種材料の界面形成に対する理解に基づく制御によって実証し、また将来の課題に対する対策も個々のプロセスの材料学的理解および発見に基づいて明瞭に示している点に高い意義がある。これらはいずれも本論文において初めて実証された研究成果であり、半導体集積回路分野のみならず材料工学の観点からも意義はきわめて大きい。

よって、本論文は博士(工学)の学位請求論文として合格と認められる。