本論文は極微細Metal/High-k CMOSに関し、CMOSを構成する材料の性質を活かし、材料界面を制御することで、(1)縦方向一次元的なスケーリングの問題、(2)横方向二次元的なゲートスタックのスケーリングの問題、(3)ソース・ドレイン構造の問題の三つの観点においてCMOSの性能を向上させることを検討したものである、6章で構成されている。

第1章は序論で、CMOSの微細化により従来のPoly-SiゲートとSiO2ゲート絶縁膜からなるゲートスタックに代わり、MetalゲートとHigh-kゲート絶縁膜からなるスタックが必要であることを説明している。

第2章では、縦方向の微細化に伴うMetal/High-k CMOSの閾値電圧Vthの制御と移動度に関して検討している。Metal/High-k CMOSでは、閾値電圧Vthの制御と移動度の向上が大きな課題で、現在主流のVth制御方法は、たとえばnMOSにはLa2O3を添加したHfO2、pMOSにはAl2O3を添加したHfO2のように、n、pMOSに異なるHigh-k材料を用いる方法である。このHigh-kによるVth制御においては、n、pMOSに共通のHigh-k(主にHfO2)の上にnMOS領域にはLa2O3、pMOS領域にはAl2O3を堆積し、1000度の熱処理によりLaやAlをSiO2(SiON)界面に到達させ、Vthを制御するプロセスが量産に対応した現実的なプロセスであると考えられている。

そこで、HfSiON/SiON上にMgOとLa2O3を添加したTiNゲートのnMOSを作製し、1000度の熱処理を加えたときのMg、Laの拡散挙動、フラットバンド電圧Vfbや移動度とMg、La添加量の関係を実験的に調べた。その結果、MgとLaではHfSiON中の拡散の様子が異なり、Mgが比較的容易にHfSiONとSiONの間に到達するのに対しLaはHfSiON中に存在しがちなこと、Mg添加の場合はVfbはMgOの膜厚のみで決まるのに対し、La添加の場合はHfSiONの膜厚と添加するLa2O3の膜厚の両方がVfbに影響することがわかった。

また、MgOやLa2O3を添加すると、Vfbの負方向シフトとともに移動度(特に低電界移動度)が向上することもわかった。さらに、添加する材料やHigh-k分のEOTとは無関係に、High-k/SiON界面でのダイポールがVfbを支配的に決めていること、Vfbと低電界移動度の逆数は直線で近似できる関係にあることがわかった。Vthと低電界移動度の逆数の関係は、MgOやLa2O3の添加量の増加とともにSiONを被覆するHigh-k材料がHfO2からMgOやLa2O3に変化すること、High-k/SiON界面にはHigh-k材料固有のダイポールモーメントが形成されるが、ダイポール間の距離がSiONの厚さと同程度なので被覆率で重み付けしたダイポールモーメントを平均的に扱うことで説明できることがわかった。

第3章では、Metal/High-k CMOSにおいて、ゲート長Lgを微細化したときの問題として、ゲートエッジの変質がトランジスタ特性に及ぼす影響を検討している。ゲートエッジの変質およびその影響を取り上げたのは、Metal/High-kはPoly-Si/SiO2よりも変質しやすく、微細化するほどゲートエッジの割合が増加し、微細MOSではゲート(ソース)エッジの性質が重要なためである。

そこで、SiNオフセットスペーサーのみが異なるTaSiN/HfSiONのnMOSを試作し、オフセットスペーサーがトランジスタ特性に及ぼす影響を比較した。その結果、Lgが10μmの場合、オフセットスペーサーを変えてもトランジスタ特性に差がないが、Lgが80nmの場合、オフセットスペーサーを変えると、Vthが低いものほど駆動力(gm)が高いことがわかった。この関係を横軸にLg、縦軸に1/gmで整理することで、オフセットスペーサーの種類によりゲートエッジに偏在した寄生抵抗に差が生じることがわかった。

また、Metalゲートのゲートエッジの局所的な仕事関数変化を抽出する方法を開発した。その方法とは、横方向に隣接したTaSiNゲートとSiNオフセットスペーサーの関係を90度回転したSiN/TaSiN/SiO2のスタックを用意し、熱処理後のTaSiN膜厚依存のVfbを調べることで、SiNと接するTaSiNの実効仕事関数変化を捉えるというものである。これによりSiNと接する両ゲートエッジより10nmの領域においては、TaSiNの実効仕事関数が0.1eV上昇することがわかった。

第4章では、極微細Metal/High-k CMOSに求められる浅くて、低抵抗のS/Dとして開発した単結晶エピタキシャルNiSi2と不純物偏析を利用したS/Dの作製プロセス、デバイス特性を検討している。

このNiSi2 S/Dは原子レベルで平坦な(111)ファセットを持ち、不純物がNiSi2/Si界面に偏析することが構造上の特徴で、Niスパッタ時にN2を添加すること、NiSi2に対し不純物をイオン注入し、600度の低温熱処理により不純物をNiSi2/Si界面に偏析させるというプロセスで作製している。また、実際にゲートの物理長が6nmのMetal/High-kのn、pMOSを試作し、そのトランジスタ特性から本S/Dがn、pMOSに適用可能であることを実証している。

一般には、NiSiが優先的に形成される600度においてNiSi2が選択的に形成されるのは、N2添加によりSiと反応するNiの量を制限しているためであると考えている。N2添加のない場合はNiが自由に拡散しSiと反応しその温度で最も安定なNiSiを形成するが、N2添加によりSiN結合ができるとNiはSiN結合を切ってSiと反応する必要があり、Siに供給されるNi量が減り結果的にSiリッチなNiSi2が形成される。

NiSi2は最も高温で安定なNiSixであり、Siの組成比が最も高いためSiとの界面では約1000度の共晶点まで安定である。また、Siとの格子不整合が0.4%でありSiに対し比較的容易にエピタキシャル成長する。さらに、サリサイドプロセスでは、オフセットスペーサーの端点を基点とする(111)面がNiSi2/Si界面となるように自己組織的にNiSi2が形成される。その結果、チャネルは(111)面で決まる台形形状となる。この台形チャネルでは、ゲートから離れるほどチャネルが長いので本質的に短チャネル効果が起こりにくいと予想され、シミュレーションでもその効果が確認できた。

このように、エピタキシャルNiSi2と不純物偏析を組み合わせたS/Dは、製造プロセスおよびデバイス特性の両観点において、極微細Metal/High-k CMOSにふさわしいS/Dであることがわかった。

第5章では、第2章から第4章をまとめている。

第6章では、これまでの議論をベースに、将来の極微細Si CMOSとして、厚さ5nmのSi(001)のSOIとゲート長が10nm、EOTが0.5nmのMetal/High-kゲートスタックと不純物偏析・自己組織的エピタキシャルNiSi2 S/DからなるCMOSを提案している。提案したCMOSのゲートは形状制御のためn、pMOSで共通とし、High-kはVth制御のためn、pMOSで異なる材料からなり、ゲートラスト並みの熱負荷のゲートファーストプロセスで作製する。また、Metal/High-kによる極薄のEOT、極薄のSOIとファセットで決まる台形チャネルのために、短チャネル効果に強いデバイス特性が得られる。

以上

現代の情報通信技術の根幹を支えるSi-CMOS技術は、微細化による性能向上の飽和傾向、消費電力の爆発的増大という基本的な壁にぶつかっている。この壁を打ち破るために、新材料の開発、材料界面の制御、新プロセス技術の開発などにより実効的に性能を向上させる研究が世界中で進められている。しかし、場当たり的な手法になりがちであることや、それに付随する膨大なコスト上昇などのために、研究開発のスピードが落ちていると言わざるを得ない。このような背景のもと、本論文は、金属ゲート及び高誘電率ゲート絶縁膜を有するSi-CMOS(以降、Metal/High-k CMOS)の問題点を洗い出し、その問題を構成材料の理解および異種材料界面の制御という観点から極微細CMOS性能の向上を検討したものである。

内容は6章から構成されており、技術的には(1)トランジスタ断面構造の縦方向一次元的な微細化に伴う問題、(2)横方向二次元的な微細化に伴う問題、(3)ソース・ドレインにおける電極とSiとの接合形成にかかわる問題と区分けし、結論として極微細Metal/High-k CMOSにふさわしいトランジスタ構造を提案している。

第1章は序論であり、Si-CMOS微細化の指針および課題をまとめている。従来はトランジスタ構造と外部から与える電圧によって、内部ポテンシャルがポアッソン方程式に従う形で決定され、それをいかに制御するかという形で技術開発がなされてきた。しかしながら、微細化とともにサイズそのものから生じる限界、境界界面が内部に与える影響の増大などから、単純な形状微細化だけでは問題の解決にはならないことを示し、新材料の開発が必須であることを特にMetal/High-k CMOSに関してまとめている。

第2章では、Metal/High-k CMOSの断面を縦方向に一次元的にみた場合の技術課題および物理的な理解に関して、トランジスタのしきい電圧とキャリア移動度に焦点をあて申請者の実験結果にもとづいて議論している。高誘電率ゲート絶縁膜を用いたトランジスタのもっとも大きな課題はしきい電圧が予測通りにならない点であった。その原因は、高誘電率ゲート絶縁膜と界面に存在するシリコン酸化膜との間に双極子が形成され、その向き及び大きさが材料によって異なることによると理解されている。その理解に基づくと、双極子をうまく使うことができればしきい電圧制御に使えるとういうことが予測される。申請者はこの技術を使うことによって、現在使われている手法に比べ大幅に簡略化されたプロセスでCMOSを構築できることを実証した。これはMetal/High-k CMOS作製におけるゲートファーストプロセスとよばれる方式である。以上はしきい電圧に関することだが、シリコンチャンネル近くに双極子が形成されることは伝導キャリアの散乱体として働かないかという懸念がある。申請者は詳細な実験から逆向き双極子が存在することによって移動度が上昇することを初めて見いだし、本技術がしきい電圧制御だけでなく移動度に対しても影響を及ぼしていることを実験的に示した。

第3章では、トランジスタ断面の横方向に着目した課題に対して議論している。第2章では薄膜化が主な議論の対象であるが、第3章では微細加工技術そのものが影響してくる短チャンネル効果に関するものである。これも従来は、ポアッソン方程式を解いたあとの半導体内部のポテンシャル分布の問題として取り扱われてきた。ところが電極を加工して現れた側面に異種材料が接し熱処理が加えられることによって、電極界面付近が材料的に変質してしまうことが懸念される。申請者は界面で接する材料として可能性の高い窒化シリコン膜に焦点をあて、その製膜手法による違いを含めて調べた結果、金属ゲートの界面部分の仕事関数が明らかに変化することを見いだした。窒化シリコン膜はトランジスタ動作のなかでは能動材料ではないが、接していることによって金属電極の仕事関数を変化させ、しきい電圧を変化させてしまうことを明確に示している。

第4章は、ソース・ドレイン電極としてニッケルシリサイド(NiSi2)を形成することによって、まったく新しい電極形成法を提案し実証している。ニッケルのスパッタリング堆積中に窒素ガスを導入、その後に熱処理をすることで本来NiSiが形成される温度でNiSi2が形成され、(111)面に原子レベルで平坦な界面が形成されることを見いだした。Si(100)面にトランジスタを構築する場合を考えると表面に54.7度の角度をもってエピタキシャル界面が成長することを意味する。本技術をSOI(Silicon on Insulator)基板上の物理ゲート長が6nmトランジスタに適用し動作実証に成功している。また、本技術は超微細トランジスタ動作というだけでなく微細化で大きな問題になる加工バラツキの問題を大幅に回避させる重要な技術としても位置づけられる。

第5章は第2章から第4章までをまとめている。

第6章では、さらに上記の技術課題に対する理解と対策に基づいて、現実的に可能性の高い今後のSi-CMOSの方向性に関して議論している。

以上のように本研究は、Si-CMOS技術が直面する問題に対して材料あるいは材料界面の理解・制御という観点から新しいSi-CMOS技術を提案し、"材料界面制御による極微細Metal/High-k CMOSの高性能化に関する研究"としてまとめている。現在も進展しつつある技術開発の中で極めて重要であるというばかりでなく、本論文で議論されている材料界面反応による双極子散乱変調、仕事関数変化、固相エピタキシャル界面形成など、半導体技術の中における材料科学・材料工学分野への寄与は極めて大きい。よって本論文は博士(工学)の学位請求論文として合格と認められる。