CCDイメージセンサに見られるように通常のイメージセンサでは，画像情報は均一にサンプリングされた画素配列として与えられる．このため，現実の画像処理，画像計測では，仮りに一部のデータしか必要でない場合でもすべての画素情報を読出してから処理する必要があり，より高速な処理を目指す場合には処理速度のボトルネックの原因となっている．対象追尾などに見られるように，現実の応用では対象を見定めたあとはごく一部の画素情報で充分な場合も多い．その場合にセンサ側で出力情報を制御して，処理の対象部分のデータのみを出力したり，複数画素の情報を反映した平均値情報を出力して出力データ量を削減できれば，前記ボトルネックの解消に有効である．

　本論文はこのような流れの中で，撮像面上に柔軟なサンプリング制御機能を搭載した高機能イメージセンサについて論ずる．本センサでは，撮像面上に各画素回路に対応するメモリ回路を搭載し，対応する画素値を読み出すか否かの情報を保持することにより，従来のランダムアクセスセンサのような1画素単位のアドレス指定を不要とし，高速な空間可変制御を実現している．

　また，サンプリング制御センサでは，所望の画素のみを出力し，それ以外は間引いていたが，より有効な解像度制御を可能とすべく，多重解像度出力が可能な高機能イメージセンサについても論ずる．多重解像度イメージセンサでは，所定の画素ブロック内で平滑化を行い1の値を出力することができる．ブロックのサイズは4段階で外部から指定することが可能であり，各ブロックは互いにオーバーラップすることが可能である．さらに本論文では，上記センサを用いた外部制御システムの構成についても検討する．

　本論文で提案する空間可変サンプリング制御方式の概念図を図1に示す．サンプリングポジションメモリーのそれぞれのメモリーは各画素に対応しており，対応する画素を読出すか否かという制御命令を2値情報で保持している．画素の読出しの際には，画素選択読出し用シフトレジスタを用い，その制御信号としてメモリー中の2値の制御命令を利用する．提案方式では，ランダムアクセスセンサのように読出す画素ごとにその座標指定をする必要がなく，高速読出しが可能となる．またサンプリングポジションメモリーは書換え可能であり，適宜読出しパターンを変更することができる．この概念図に示す構成を回路に変換し，poly1層，metal2層の0.7umCMOSプロセスで，プロトタイプチップの試作を行った．プロトタイプの設計仕様を表1に示す．

図2にプロトタイプで撮像した出力画像の例を示す．撮像対象は千円札の夏目漱石の肖像画である．左から順に，通常出力画像，1列おきにサブサンプルした画像，1行おきにサブサンプルして縦方向に庄縮した画像，ブロックアクセス出力画像，選択部分のみを出力したブロックアクセス画像である．図3は，図中央のフラグ信号に合わせて，任意にサンプリングした図左の画像再構成した画像である．

　以上のように，サンプリング制御センサは，画素情報の高速読み出し及び任意の粗密制御を可能とする．しかし，当該センサでは，選択されない画素は出力される事なく間引かれるため，その画素についての撮像自体が無駄になる．また，人間の網膜は中心部分が高解像度であり，周辺部分に行くに従ってサンプリングパターンが粗くなり解像度が低くなる．従って，サンプリング制御機構を更に有効とするためには，適切なフィルタリングを行う必要がある．そこで，画素を間引くだけでなく平滑化して解像度を段階的に変化させる多重解像度出力を可能とする構成を検討する．

　多重解像度出力イメージセンサでは，各画素の値を段階的に平滑化することにより，多重解像度出力を得る．平滑化は，スイッチトキャパシタ方式により，図4に示すような手法によって行う．ここでは，3×3のブロックについて，行選択された画素についてキャパシタへ画素値を読み出し，スイッチ動作により列の平均をとる．これを3行分行い，それぞれの平均を更にスイッチ動作により平滑化して，9画素の平均を求める．その後，求められた画素値を3×3画素のブロックの平均値として出力している．

　この提案方式を回路的に実現し，プロトタイプを図5に示すように構成した．画素回路は，平滑化処理のために，二つのキャパシターを包含し，一方は1フレーム間画素値を保持し，もう一方は読み出し時の平滑化処理に利用される．ブロックサイズは，外部からブロックサイズの選択信号を3bit入力し決定する．ブロックサイズの選択のための回路は画素アレイの脇に配置された水平，垂直シフトレジスタに配置されている．

　プロトタイプチップを用いた動作検証実験において取得した画像が図6に示すものである．図左端は平滑化を行なわずに出力した画像，それ以外の三枚の画像は平滑化処理後出力したものであり，それぞれブロックサイズは左から順に3×3，5×5，7×7である．

　図7は,網膜型出力画像を示す．図中の左側が通常出力となっており，右側が網膜型出力画像である．網膜型出力画像は，中心部分の32×32画素を平滑化を行なわずに出力し，周辺部分について，その周囲8画素分を3×3のブロックサイズで平滑化し，さらにその周囲について4画素分ずつそれぞれ5×5及び7×7で平滑化した．ここで中心から周辺にかけて変化している様子が分る．

　しかし，多重解像度イメージセンサの前記プロトタイプは，ランダムアクセス機構を備えていなかったので，ブロック単位の間引き処理ができなかった．そこで，ブロック単位の間引き処理を可能とする第二次プロトタイプを試作した．第二次試作に際し，以下の改良を施した．

・ランダムアクセス処理機能の追加

　●読み出しラインの配線容量に影響されない,画素回路構成の実現

　●多画素化

　これにより,図8に示すような構成の回路を設計した.配線容量の影響は画素内に平滑化処理ラインを設けることで解決した.また,ランダムアクセス機能を追加するにともない,あらかじめ1ライン分の読み出し制御データを書き込む構成とした.さらに,ブロック選択信号の生成についても,シフトレジスタの制御信号1セット分で足りるように簡略化した.また,画素数は128画素×128画素として4倍になった.

　さらに,多重解像度イメージセンサのプロトタイプを用いた画像処理ボードを検討中であり,これにより複数のプロトタイプを用いたセンサーネットワーキングが可能となる.また,試作ボードでは,平滑化ブロックサイズを動的に局所的に変更させた撮像を可能とする制御手法を検討している.

　本論文では,主に以下の事項について論じた.

　●空間可変サンプリング制御を実現するイメージセンサを提案しこれを実現した.サンプリングポジションメモリ方式を採用しCMOSプロセスで試作した64×64画素のプロトタイプについて,その構成,回路設計等について述べた.動作検証実験により回路の有効性が確認された.

　●多重解像度イメージセンサの第一次,第二次プロトタイプについて,その実現方式を提案し,実際に試作を行った.試作チップの動作検証により,回路の有効性が確認された.

図1：サンプリング制御方式の概念図

Concept of sampling control system.

表1：プロトタイプの設計仕様

図2：プロトタイプによる撮像例：

図3：網膜型サンプリング出力の再構成画像

図4：提案方式

図5：プロトタイプの全体構成

図6：プロトタイプによる撮像例

図7：網膜型出力画像

図8：プロトタイプの全体構成

表2:プロトタイプの設計仕様の比較

　本論文は，「撮像面上で柔軟な読み出し形態制御を行う高機能イメージセンサに関する研究」と題し，全体で7章よりなる．高速かつ小規模の画像処理システムの実現のためにセンサ上にて空間可変サンプリング制御，空間フィルタリング制御を行う高機能イメージセンサ(コンピュテーショナルセンサとも称している)を提案し，VLSlの設計試作を通じてそれらの実証を行った．

　第1章は，「序論」であり，イメージセンサにおける高機能化の動向に触れ，本論文の構成，目的をまとめている．

　第2章は，「コンピュテーショナルセンサ」と題し，イメージセンサと処理の様々な統合を扱う研究についての概説を行っている．コンピュテーショナルセンサの基本的な枠組みを述べ，研究例を処理形態，回路構成などの観点から論じている．

　第3章は，「空間可変サンプリングイメージセンサ」と題し，高速な画像処理システムを実現するために撮像面上の画像データの任意アドレスを読み出すことのできるサンプリング制御方式について論じている．XYアドレス方式などの従来手法についての整理を行った後，提案する方式であるメモリアレイを用いた高速なサンプリング制御方式について論じている．画素アレイに対応した制御メモリアレイを用いることで，中心窩のように任意のサンプリング制御が可能となる．また，読み飛ばしシフトレジスタを利用することで一層の高速化を図っている．画素，メモリ，処理回路の構成，設計を論じ，プロトタイプの試作を行っている．CMOS 0.7μmのプロセスにて試作を行い，64×4画素を有するプロトタイプを試作している．試作プロトタイプにより，ブロックアクセス，スキップアクセス，中心窩サンプリングといった任意の粗密制御の実現を検証し，センサの動作を確認している．より一層の多画素化への試みも行い，384×180画素の画素アレイを有する空間可変サンプリングセンサの設計を行い，その試作を報告している．

　第4章は，「多重解像度イメージセンサ1」と題し，空間フィルタリングを撮像面上にて行うイメージセンサについて論じている．自由な可変サンプリングのために空間可変なフィルタリングが施せることが望ましい．そのため，フィルタリングのためのブロックの大きさが局所的に制御でき，かつそのブロックのオーバーラップが可能な方式を提案し，実現を行った．画素は非破壊読み出しが可能な構成とし，平滑化はキャパシタンスを用いて行う．平滑化のブロックサイズは3×3，5×5，7×7の切り替えが可能であり，複数のシフトレジスタを用いることでその制御を行っている．CMOS 0.8μmのプロセスを用い，64×64画素アレイを有するプロトタイプを試作した．試作プロトタイプを用いた実証実験にて，平滑なしの読み出しから7×7画素までの平滑化読み出しを局所的に制御できることを確認した．

　第5章は，「多重解像度イメージセンサ2」と題し，空間フィルタリングと空間可変サンプリング処理の双方を撮像面上に併せ持つイメージセンサについて論じている．具体的には，前章にて論じた多重解像度イメージセンサにシフトレジスタによる空間可変サンプリング機能を付加している．回路構成の詳細な改良を行い，CMOS 0.8μmプロセスにて128×128画素アレイを有するプロトタイプの設計，試作を行い，検証を行っている．

　第6章は，「今後の展開」と題し，本論文で研究開発した多重解像度空間可変サンプリングイメージセンサの応用について論じている．これらのセンサをネットワーク化することにより大規模な画像処理システムを効率よく構築できる可能性について論じている．

　第7章は，「結論」であり，本論文の成果をまとめている．

　以上を要するに，本論文はイメージセンサの高機能化を論じ，センサ上での空間可変サンプリング，空間可変フィルタリングを行う新しい高機能イメージセンサを提案し，設計，試作，検証を行った．これらの成果は，小規模かつ高速な画像処理システムの実現の基礎となることが期待され，今後の電子情報通信工学の進展に寄与するところが少なくない．

　よって本論文は博士(工学)の学位請求論文として合格と認められる．