計算機の機能は,集積回路技術の発展と共に飛躍的な進歩を遂げてきたが,従来の計算機では未だ取り扱いの難しい問題が多数存在する.近年研究が盛んになってきた量子コンピュータは,この種の問題を高速に処理することが可能であると期待されているが,量子コンピュータは物理的に不安定な量子重ねあわせを利用するため,その実現は非常に困難であると予想される.この困難を打破するために,今後膨大な研究の集積を必要とする量子コンピュータ研究の意義を確固たる物とするためには,量子コンピュータで可能な計算が何であるか、そしてその計算を実現するために克服すべき問題点が何であるかを理論面から明確にしておくことが必要である.例えば量子コンピュータ上で効率的に動作することが明らかになっているのは,現在のところP.W.Shorの因数分解アルゴリズムのみであり,アルゴリズム研究を加速することが強く求められる.このときアルゴリズム研究の手段として,量子計算のシミュレーションが重要性を帯びてくる.量子計算のシミュレーションは,現在,ワークステーション等により行われるのが一般的となっている.しかしながら,このシミュレーションは計算時間が問題の入力サイズに対し指数爆発するするものであるため,大規模なシミュレーションの実現を期待するのは難しい.これに対し本質的な解決を求めることは,現時点では一般的に不可能と考えられているが,近年の集積回路技術における発展により,1チップ上に実現可能なデバイス数は飛躍的に増大しており,計算の時間コストを大量なデバイスの効率的な並列動作を利用すれば,この問題をある程度まで緩和できる可能性があると思われる.本研究は,大規模集積回路におけるデバイスの多並列動作を利用して高速処理を行う量子計算エミュレータを作製することを通じ,集積回路の領域から量子計算機の現実的な実現に取り組んだものである.

　本研究では最初の取り組みとして,大規模集積回路におけるデバイスの多並列動作を利用した量子計算エミュレータを提案し,ハードウェア実装を通し実現可能性について議論した.このエミュレータは,集積回路における周期信号を量子計算に用いられる量子重ね合わせ状態に見立て,これを図1に示すようなディジタルフィルタと周波数変換器の集成回路で変換することにより,量子コンピュータ上で行われる状態の変換を模倣するものである.ここで,量子コンピュータ中のn qubitの論理基底{|0...00>, |0...01>,|0...10>, ..., |1...11>}は,エミュレータ上では2n個の複素周波数スペクトルex(jωit), i=0, 1, 2, ..., 2n-1によって表現される.PLD(Programmable Logic Device)を用いて実際に3qubit規模のエミュレータを作製し,Groverのアルゴリズムが実行可能であることを確認した.

図2　量子回路プロセッサの回路構成.レジスタと算術演算を行うユニットから構成されるPEがフラクタルな構造に結合される.

　他方,量子計算を行列計算の形で高速処理する専用のプロセッサ・アーキテクチャを提案し,同様にハードウェア実装を通し実現可能性について議論した.量子回路プロセッサと名付けたこのプロセッサは,2n個のPE(Processing Element)を用いたSIMD(Sin-gle-Instruction-flow-Multiple-Data-flow)型並列処理により,量子コンピュータモデルの1つである量子回路上で利用される単機能の量子ゲートを行列計算によってシミュレートするプロセッサである.n qubitの量子回路プロセッサでは,n qubit量子回路におけるゲート1つを1命令サイクルでシミュレートする.よって,スペクトラム・コンピュータでは計算時間が最悪でO(2n)となるのに対し,量子回路プロセッサではn qubitの量子コンピュータと同じ処理時間で計算を行うことが可能である.また,量子回路プロセッサは図2に示すようにハードウェア・アーキテクチャがフラクタルな規則性を持っているため,設計の効率化が可能となり,システムの大規模化が望める.PLDを用いて8qubit規模のプロセッサを作製し,Shorのアルゴリズムが実行可能であることを確認した.

　更に,この量子回路プロセッサに対して量子計算では許されない不可逆演算の機能を付加し,PEをより単純な構成にすることにより,量子コンピュータのシミュレーションの枠組みを超えた,汎用的機能を持つ計算システムを構築する手法について議論した.この議論の中で,量子系の確率振幅を1ビットで表現し,数値演算で表現していた量子ゲート操作をいくつかの単純なビット操作により模擬することにより,Shorのアルゴリズムに類似する方法で因数分解が可能であることを示した.

　このように,本論文では量子計算をLSIで実現する場合の計算手法およびシステム,デバイス構成について複数のアプローチ提案し,シミュレーションおよび実測結果を用いて検証を行った.これを通じて,LSIにおいて指数関数的に増大するデバイス数を有機的に結合し大規模な演算を行う方法についての一つの道筋を示した.

図1　量子計算エミュレータの回路構成.FIRフィルタと周波数変換器から構成される.

　本論文は「大規模集積回路を用いた量子回路プロセッサに関する研究」と題し、量子コンピューティングのアルゴリズムをシリコン集積回路でエミュレートし、かつ現実的な年数で量子コンピューティングに比肩する性能の大規模演算を実現できるハードウェアを提案試作した結果を提示するもので、全6章で構成されている。

　第1章は序論であって、計算科学における複雑大規模で未解決な問題を処理するものとして量子コンピューティングが提案され注目を集めつつある経緯を紹介し、これにシリコン集積回路技術の側からアプローチしようとする本研究の基本姿勢と目的を説明している。

　第2章は「量子コンピュータの理論」と題し、量子力学原理に基づく量子コンピュータの独自のビット概念(量子ビット)と演算ゲート操作(量子回路)を説明し、これによって従来にない計算の効率化が計れる適用例としてショアの因数分解アルゴリズムとグローバーのデータ検索アルゴリズムを紹介した後、原子、分子、固体量子ドットなどによって量子コンピュータ動作の実験的実証が図られているものの現実のデバイスに結実するには状態のコヒーレンスの破れ(デコヒーレンス)などの難点を抱えている事を指摘して、量子力学原理が必ずしも現れていないシリコン集積回路によっても、効率的なアルゴリズムを探索するエミュレーションを行ったり、現実的な年数の中である程度の大規模計算を実現することができるという本研究の意義を述べている。

　第3章は「ディジタルフィルタ群を用いた量子回路エミュレータ」と題して、量子コンピュータの働きを直裁にエミュレートすることを目的として、電気的周期信号によって波動関数を表し、各基底状態を異なる周波数でラベル付けして、周波数軸上での重ね合わせ信号をFIR(Finite Impulse Response)フィルタに通し量子ゲートに相当するユニタリ変換を施したエミュレーションの結果を述べている。回路を設計しFPGAを用いて実作して、3量子ビットのグローバーのアルゴリズムを実行するとともに、実測結果に基づいて計算誤差の評価が行われている。

　第4章は「再帰的ハードウェア構造を用いた量子回路プロセッサ」と題し、前章のエミュレータがビット数の増加と共に計算時間とハードウェア量の両方が指数関数的に増加してしまうのに対して、ハードウェア量の指数関数的増加は集積回路の集積密度の指数関数的年次増加によってある程度対処できると容認する一方で、計算方式の工夫によって計算時間を多項式的増加に抑えた「量子回路プロセッサ」と名づける新しいプロセッサを提案している。これはユニタリ変換を高並列に処理するSIMD(Single Instruction Stream/Multiple Data Stream)型プロセッサの一種であり、スイッチングデバイスのフラクタルツリー構造をもっている上、量子ビット数の増加に対してもフラクタル的に拡張することで対処できるという設計容易性を持っている。5量子ビットおよび8量子ビットのプロセッサをPLD(Programmable Logic Device)で実作して、量子フーリエ変換およびショアのアルゴリズムを実験した結果を述べている。

　第5章は「確率振幅を1ビットで表現する量子回路プロセッサ」と題して、前章と同じく再帰的構造のハードウェア上で、量子ビットのベクトル角部分を省いて1ビットで確率振幅を表す簡略化を行い、一方量子計算で許されない不可逆的な一般演算も取り込んで、より汎用な計算機を指向した新しいプロセッサの研究結果を述べている。16量子ビットまでのプロセッサをPLDで試作して、充足可能性問題(SAT)と因数分解アルゴリズムの実験を行った結果が述べられている。

　第6章は結論であって、以上の研究の結果を総括し、計算科学の面と実用的な大規模計算システムの両面から見た本研究の意義と今後の展望を述べている。

　以上本論文は、シリコン集積回路によって量子コンピューティングをエミュレートして実際の計算における諸問題を明らかにするとともに、現実的な年数の範囲内で量子計算機と比肩し得る新しい大規模計算向けプロセッサを提案し実証したものであって、電子工学の発展に寄与する所が少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。