本論文では、チップ表面に汎用高電圧LSIを作製し、チップの空白地にASIC (Application Specific Integrated Circuit)的にMEMS(Micro Electro Mechanical Systems)アクチュエータ・センサを作製する技術の研究開発を行う。

MEMS技術は、半導体微細加工技術を応用して、微小な機械構造を作製する技術である。その利点として、同一基板上にアクチュエータ,センサ,プロセッサを集積化し,その総合体として知能化マイクロマシンを作り上げることが可能である。近年では半導体メーカーからも、LSIに微細化以外に高付加価値を生む技術として集積化MEMS(CMOS-MEMS)が注目を集めている。しかし、実際に製品化されているCMOS-MEMSデバイスは、特定用途向けの大量生産品のみで、市場の規模が小さい応用製品、いわゆる多品種少量型のデバイスは製品化が難しい。この原因は、半導体加工技術を基本にして作られるが、材料は半導体以外にも、金属、プラスチック、高分子など多岐に渡るたることや、3次元の複雑な形状を作製するため、プロセスが複雑で標準化も難しく、試作レベルでもコスト高になることが多いためである。さらに本格的に実用化を進めるには、多品種少量型のMEMSデバイスをいかに実用化していくかが重要である。

このような背景のもと、本論文では、CMOS-First、MEMSポストプロセス型集積化によって、多品種少量型MEMSに対応した集積方法を提案した。また、SOIを用いたバルクマイクロマシニングを採用し、従来の表面マイクロマシニングによるCMOS-MEMSでは得られない,高い機械特性を持つアクチュエータが作製可能である。さらに、高電圧駆動回路のモノリシック化によって、アクチュエータの性能、信頼性を向上させるプラットホームを実現する。

第1章では現状の集積化MEMS技術の特徴を概観し、その課題を克服する技術として、本論文のテーマである汎用性CMOS-MEMSの目的を示した.また、高速・大変位なマイクロアクチュエータを得るための課題を明らかにした。

第2章ではMEMSアクチュエータに自由度を持たせるために、SOIチップに回路を先に作製し、ポストプロセスによってMEMSを集積する手法を示した。これまで、Post-CMOS型のMEMSでは表面マイクロマシニングによるプロセスしかできなかったが、SOIバルクマイクロマシニングを用いることによって、アスペクト比の高い機械構造を作製することが可能になる。

第3章ではMEMS集積用の高電圧回路チップの設計、製作結果を示した。回路の製作には高電圧回路の実績を持つ東芝と共同で行い、40V耐圧のMEMS駆動用チップを製作した。高電圧駆動回路の利用によって、MEMSアクチュエータに設計余裕が得られ、高速、大変位なデバイスを集積できることを示した。

第4章では高電圧チップにMEMSプロセスを行って、一次元静電マイクロアクチュエータを集積し、回路とのプロセス整合性の評価結果を述べた。評価項目として、(1)MEMS-回路のインターコネクション、(2)プラズマエッチング中のプラズマダメージの影響、および(3) 構造体を可動構造とするための犠牲層リリースの手法を検討した。第一試作として,櫛歯型静電駆動アクチュエータをドライバ回路とモノリシックに集積化し、MEMS追加工時のトレンチエッチングによって各端子間が絶縁され、アクチュエータの個別駆動に成功した。

第5章では提案するCMOS-MEMSの応用例として、レイヤー分離型の二次元マイクロアクチュエータを集積することを提案し、その製作結果について述べた。XYステージの構成要素であるサスペンション及びフレーム等の機械的部位と、電極及び配線等の電気的部位を別のレイヤーに作製することで、高いフィルファクタの実現と同時に、光学やデータストレージ分野に応用可能な集積化XYステージを実現した。レイヤー分離を行った構造は、XYステージとしての電気的な性能を損なうことなく、構造体を効率的に縮小することが可能であることを示した。

第6章ではCMOS-MEMSの2つ目の実施例として、光回折格子を応用したMEMSデバイスをICチップに集積し、高速デジタル制御が可能なディスプレイ応用デバイスを提案した。 集積したMEMS回折格子は、横方向駆動により、ピクセルごとに回折角度変調を行う新規な手法である。一次元にアレイ化されたMEMSによって縦1列の画素を制御し、走査ミラーを用いて一次元画素を走査することで、二次元画像を実現する。作製したMEMS回折格子に電圧を印加し、回折角度が変調されることを確認した。さらに 回折格子にスキュー角度を持たせ、回折光パターンと変調光の移動方向を分離し、光クロストークを回避する構造を実現した。サブマイクロ秒の応答速度を持つ、高電圧デジタルレベルシフタとMEMS回折格子を集積化し、高精細・高コントラストのディスプレイ画像の実現可能性を示した。

第7章では考察として、 回路―アクチュエータ間の配線の最適化について述べた。試作チップでは、先にチップ上に作製した回路の検証を行うため、各回路素子の出力は分離されているが、多層配線のMEMS領域への拡張により、配線およびコンタクト部分の歩留まり、信頼性の向上が可能であることを示した。また、本研究で提案した平面敷詰め型CMOS-MEMSの応用可能性についても言及した。

第8章では本研究を総括し、結論を述べた。

本論文は「高電圧CMOS駆動回路とSOI-MEMSアクチュエータのモノリシック集積化に関する研究」と題し、貼り合わせ単結晶シリコン基板上に、先に耐圧40VのCMOS(Complementary Metal Oxide Semiconductor)駆動回路を製作し、あとから半導体マイクロマシニング技術によりMEMS(Micro Electro Mechanical Systems)マイクロアクチュエータを形成して両者をモノリシック集積化する技術について、その集積法の目的、集積化の方法、製作技術、評価技術、集積回路技術との整合性、および、応用例についてまとめたものであり、全8章より構成されている。

第1章は「序論」であり、本研究の背景技術を述べている。集積化MEMS技術の現状を説明し、これまでの研究開発例を総括してその問題点を明らかにするとともに、解決法として高電圧回路とMEMS素子をモノリシックで集積化する手法を提案し、本論文の目的と研究の意義を提示し、論文の構成について説明している。

第2章は「GMP(General Purpose MEMS)集積化方法」であり、MEMS設計者の設計自由度を確保するための集積化方法として、先に貼り合わせシリコン基板(SOI、Silicon On Insulator)に高耐圧の駆動用集積回路を製作し、その後に、チップ上の空いたスペースのシリコン層を半導体マイクロマシニング技術を用いて追加工することにより、回路とMEMS素子を集積化する手法について述べている。

第3章は「高電圧回路の作製と評価」であり、5V駆動のデジタル回路と40Vの高耐圧MOSFETアナログ回路を混在し、アレイ化したMEMS素子を外部からアドレシング駆動するため準備した駆動制御回路について、その仕様と試作結果について述べている。

第4章は「MEMSポストプロセスの検討」であり、高電圧駆動回路チップ上にMEMSポストプロセスを行って静電駆動型のマイクロアクチュエータを集積化する手法を説明している。また、駆動回路とMEMSアクチュエータのインターフェースにおける電気的接続の方法、MEMSプロセスのプラズマエッチングによる回路へのダメージ、MEMS構造体を基板から遊離して一部分を可動構造とするための犠牲層エッチング法について、回路とMEMSとのプロセス整合性の観点から技術的課題を列挙し、その解決法について実験的に検証している。

第5章は「集積化マルチレイヤーアクチュエータ」であり、本論文で提案するCMOS-MEMSの集積化手法を実施した例として、SOI基板を用いたマイクロXYステージ型のアクチュエータと駆動回路の集積化について述べている。SOI基板にはアクチュエータの構造として利用可能なシリコン層は1層のみであるが、新たに開発したレイヤー分離設計法によって、サスペンションなどの機械的要素と、静電駆動電極や配線などの電気要素をSOI層と基板側に適宜分散配置することにより、従来には見られない複雑なMEMS構造を小面積で実現する手法を提案している。この設計法により、本論文の集積化手法に汎用性と拡張性がもたらされている。

第6章は「集積化回折格子型MEMSディスプレィ」であり、本論文のCMOS-MEMS集積化方法の実施例の第2例として、画像ディスプレィ用のライトバルブをMEMS型の可変回折格子アレイとして試作した例について示している。

第7章は「考察」であり、駆動回路とアクチュエータ間の電気配線の最適化法について解説している。MEMSと接続する前の駆動用集積回路の出力端は分離して設計されており、回路の段階でその特性を検証可能であることを示している。また、回路とMEMS素子の配置の方法として、基板面内の上下に積層する方法と平面内で敷き詰める方法を比較検討し、少品種大量生産、あるいは、多品種少量生産との整合性について述べている。

第8章は「結論」であり、本論文で示した成果を総括している。

以上これを要するに、本論文は、電子回路が有する高度な処理能力と、機械的特性に優れた単結晶シリコン型マイクロアクチュエータを融合した超小型電気機械集積システムを構築するための汎用の設計製作技術として、CMOS駆動回路基板上にMEMS機械構造を追加工する新たな方法を考案するとともに、実際に同技術を用いて集積システムを製作し、集積回路とMEMS素子の間の製造上の整合性と、性能に与える影響を実験的に検証したものであり、電気工学に貢献するところが少なくない。

よって本論文は博士(工学)の学位請求論文として合格と認められる。