Transition metal oxides possess many interesting electronic phases, the stability of which depends on a competition between various forms of charge and spin ordering. Some famous examples are the high-Tc copper oxide superconductors and the colossal magnetoresistance manganites. A common feature of many of these oxide materials is that the appearance of particular electronic phases can be controlled by changing the carrier density and often also the dimensionality. From an applications point of view, it is particularly interesting to look at materials that are close to a phase boundary, as a small change in the environment, for example, temperature, light, or electromagnetic fields, can trigger a phase transition resulting in a large change in physical properties, such as resistivity. This type of behavior can be a basis for new electronic devices for switching, sensing, data storage, etc.

Systematic studies on the effect of small carrier doping changes on the properties of materials are often complicated when traditional chemical impurity doping is used. In this work, a different approach is explored, namely the possibility of modulating the carrier density in a material by electrostatic field effect. This is, of course, what happens in a field-effect transistor and the technique can have a number of advantages; it allows systematic and accurately controlled doping, the doping changes are reversible, and changing the dopant density does not add impurities to the system. It also works best in thin layers, which is the typical geometry for many of the potential microelectronic applications of oxides.

As a model material for the field-effect studies, SrTiO3 was selected as the semiconductor, mostly because it is a convenient choice for thin film growth, but also because the metal-insulator transition occurs in SrTiO3 at a lower carrier density than almost any other oxide.

The work was divided into several stages, with the main effort going into developing the fabrication process of oxide transistor devices. Device performance in oxides is a very complicated issue due to the need of combining many different materials in an epitaxial heterostructure, while maintaining the expected bulk-like properties. Planar interface-based devices like transistors are particularly sensitive to impurities and defects, usually rapidly degrading the performance of a device and preventing the use of a FET for performing field-effect doping studies.

At first, a process was developed for fabricating epitaxial transistors with a non-doped SrTiO3 channel, a DyScO3 gate insulator, and metallic oxygen-deficient SrTiO3-δ electrodes. Growth parameters for the insulator layers were optimized to obtain the best interface transport behavior while maintaining low leak currents and high breakdown fields. An unusual feature of the device structure was the use of a double-layer insulator, where the critical channel interface is epitaxial, while most of the gate insulator thickness is provided by an amorphous scandate insulator. A particularly important parameter for managing the transport behavior of the interface and the dielectric behavior of the insulator was the control of the oxygen environment in annealing, film growth, and post-processing stages of device fabrication. It was shown that suitable annealing and deposition conditions at relatively high oxygen pressures are effective in reducing the formation of oxygen vacancies at the critical channel interface. With the help of positron annihilation measurements it was also shown that epitaxial scandate layers can be very convenient oxygen vacancy migration barriers, protecting the device channel. It was found that a fixed charge can easily form in high-k films like amorphous DyScO3. This can impose a field offset on the switching characteristics of transistors.

Many different types of interface structures were tested in the course of this work. The best transistor action and low-temperature operation at low gate fields was obtained by moving away from simple perovskite interfaces to a rock-salt double A-site interface consisting of (La,Sr)O. By combining competing tendencies of La to dope carriers into the surface of the substrate and the wide-gap DyScO3 to deplete carriers from the interface, it was possible to obtain high-mobility devices. The atomic structure of the delta-doped FETs was studied by ion scattering spectroscopy, while the potential profiles were probed by hard x-ray photoemission spectroscopy. The conclusion of the work was that it was probably possible to shift the conducting layer away from a defect-rich interface deeper into the substrate.

It is hoped that this work will provide guidance for many further developments in heteroepitaxial oxide device development, particularly in devices that use channel layers with reduced dimensionality and thus larger per-site carrier density modulation levels, making the field-effect approach a truly useful tool for studying the physics of phase transitions in transition-metal oxides.

論文提出者は、遷移金属酸化物を利用した人口超格子構造における2次元電子ガス形成と電界によるキャリア濃度変調による物性探索を研究テーマにしている。本論文は6章で構成されており、第1章では研究背景と目的として、多様な物性を示す強相関系の遷移金属酸化物の典型な例を紹介し、研究テーマとなるSrTiO3の基礎的物性を説明している。さらに電界効果によるキャリア濃度変調の原理と面電荷密度と電界の関係について紹介している。論文提出者は試料に電界印可を行う方法としてトップゲート型電界効果トランジスタ(FET)を採用し、チャネルとなる単結晶SrTiO3基板上に格子不整合率の低いゲート絶縁体をエピタキシャル成長させることで作製している。第2章ではFETが2層のゲート絶縁体薄膜を有する複雑な構造のため、ゲート薄膜成長装置や各作製プロセスに必要な加工装置と評価装置の詳細な説明をしている。

3章ではまず、SrTiO3と格子不整合率が1%未満というエピタキシャル成長に有利なワイドギャップ絶縁体DyScO3を採用したFETの作製、評価を報告している。まずDyScO3薄膜をパルスレーザー堆積法(PLD法)によりエピタキシャル成長させ、成長パラメーターである温度、酸素雰囲気圧力、そしてレーザーアブレーションエネルギー密度らを系統的に変化させることで絶縁破壊強度が高い薄膜を得た。さらに論文提出者が注目した点は、SrTiO3/DyScO3へテロ界面の電気伝導の変化とPLD薄膜成長パラメーターの関係である。1層目のエピタキシャルDyScO3薄膜成長後に、ヘテロ界面の電気伝導はDyScO3薄膜成長時の酸素雰囲気に敏感であることからSrTiO3中に酸素欠損が導入されることを明らかにしている。また論文申請者が作製するFET構造は2層のゲート絶縁体薄膜を有しており、2層目のゲート絶縁体(アモルファスDyScO3)薄膜成長後にもヘテロ界面の電気伝導が変化する。これは1層目のエピタキシャルDyScO3薄膜成長時に生成される酸素欠損とは異なる原因であることを論文申請者は主に二つの実験から明らかにしている。まずこの2層目成長後のヘテロ界面の電気伝導は半導体的になり、大気中熱処理を施してもDyScO3薄膜成長条件次第で変化しないこと、もう1つは陽電子消滅法による試料中酸素欠陥の評価から、2層目の成長時 SrTiO3中に酸素欠損は導入されないことを観測した。さらにトランジスタ動作の評価からこの2層目成長後のヘテロ界面へのキャリア生成はゲート絶縁薄膜中の正に帯電した固定電荷からの電界効果によるものと推定している。これらの実験で論文申請者はFET作製をする際に、ゲート薄膜の絶縁破壊強度の観点に加えて、ヘテロ界面電気伝導変化の起源も明らかにしつつ多様なパラメーターを最適化して報告している。これらに加え、チャネルサイズの微細化による特性向上も試みており、界面散乱やキャリア捕獲現象を抑制するためのFET作製に重要な指針を与える結果となっている。なお陽電子消滅法による試料測定は筑波大学上殿研究室により行われているが、論文提出者が主体的に試料作製等を行ったもので、論文提出者の寄与が十分であると判断する。

第4章ではヘテロ界面にデルタドープ層を導入した人口超格子でFETデバイスを作製している。SrTiO3は高い誘電率と、電界に依存した誘電率変化らが原因で界面のキャリア蓄積層が空間的に広がってしまうのが低次元系形成する問題であった。この課題を解決するために、論文提出者はSrTiO3表面に極薄膜電子ドープ層を埋め込み、それを電界制御することを試みている。この研究においてドープ層として(La,Sr)O岩塩層を1層のみ形成し、ゲート薄膜(CaHfO3)でこの電子ドープ層を埋め込んでいる。この研究において論文申請者はCaHfO3薄膜成長後に金属的なヘテロ界面は絶縁化することを発見した。この原因を硬X線放射光光電子分光法(HX-PES)によりSrTiO3表面近傍に空乏層が形成されていることを詳細に評価している。HX-PESにおいてはSpring8のビームラインBL15XUにて九州大学吉川教授、NIMS光学センシング材料グループ主幹研究員角谷 両氏らのもと測定が行われているが、論文提出者が主体的に試料作製、測定、評価を行っており論文提出者の寄与が十分であると判断する。この研究において論文提出者はデバイス加工の必要のない薄膜成長のみによる自然電界効果を発見し、FETによる電界印可と組み合わせることでSrTiO3のキャリア蓄積層と空乏層を制御し界面輸送特性の制御に低温でも成功している。

第5章では様々なヘテロ界面を有するFETを作製し、界面の散乱現象について議論している。SrTiO3との格子不整合率の低いゲート絶縁体材料や岩塩層導入のFETらヘテロ構造の違いを電界効果移動度との関連を詳細に調べ低温でも散乱効果を無視できるほどのFET特性を得ることに成功している。さらに論文提出者は、FET特性のしきい電圧のシフトも新奇なヘテロ構造を作製することで緩和することに成功しており、この結果は界面輸送特性を利用したエレクトロニクスにおけるデバイス作製において重要な知見となる。

したがって試料作製と評価など多岐にわたる論文提出者の研究から、博士(科学)の学位を授与できると認める。