LSIの集積度と性能の進展にはめざましいものがあり、現在はCMOS(Comple-mentary Metal Oxide Semiconductor)技術がその根幹をなしている。CMOS LSIを実現するためには、デバイス技術、配線技術、カスタム化された配線のデータを処理して描画する技術、およびこれ等の技術をLSIに適用するための設計技術の開発が必要である。研究では、それぞれの分野において先端的な技術を開発して実用化を行った。更にWSI(Wafer Scale Integration)でニューラルネットワークを構築するところまで、これ等の技術の拡張を行った。

　デバイスは回路を構成する基本要素であり、LSIの動作速度を決定するものである。CMOSはpチャネルMOS(pMOS)とnチャネルMOS(nMOS)の二つから構成されているため、その性能を向上させるためには、両方のMOSの最適な構造と、最適なプロセスを決定しなければならない。まず最初にエンハンスメント型のnMOSを実現する研究を行い、硫黄系の薬品処理で、酸化膜とシリコン界面の表面準位の正電荷を打ち消し、性能のよいデバイスを実現できる可能性があることを示した。LSI用のデバイスとしては、図1の構造を基本にして、微細加工によって性能の向上を図った。これに付随する短チャネル効果やホットエレクトロン効果の問題は、不純物濃度プロファイルを最適設計することで対策した。これによって図2に示すように先端的な性能が得られた。また、LSIを作るプロセスにおいて、ポリシリコン配線にソース・ドレイン形成用の高濃度不純物が入らぬようにすると、非常に高い抵抗が形成でき、外付け部品をLSIに内蔵するのに有効であることを示した。

　LSI用の配線は素子数と共に増加するので、集積度を決める重要な要因になっている。さらに論理LSIでは、配線を自由につなぎ変えてカスタム化することで、機能を変えたり多様な製品に展開しているので、配線密度を高くするだけではなく、自由度を持たせる必要がある。このため、配線は微細加工することに加えて、多層構造にしなければならない。多層構造の配線では、配線層の間にある絶縁膜の構造や形成法が、MOSデバイスの特性や配線の寄生MOS特性に大きな影響を及ぼす。各種の実験結果にから、ウェハ表面の平坦化にSOG(Spin On Glass)を使った構造にプラズマ処理を行うと、MOSのホットエレクトロンによる特性変動が増大したり、寄生MOSのスレッショールド電圧が低下することを明らかにした。この現象を低減して特性を安定化する三層層間絶縁膜の構造を決定した。この時のホットエレクトロン特性変動に対する寿命は図3のように、10年以上を確保することが出来た。また、多層配線の形成でプラズマ・プロセスを用いると、荷電粒子による帯電によってゲート酸化膜がダメージを受け、ゲート酸化膜の耐圧が低下したり、それによってLSIがラッチアップを起こしたりすることを実験によって示した。プラズマによるダメージをモニタするものとして、図4の構造を提案し、実用に役立てた。

　論理LSIでは配線をカスタム化することで個々の製品を展開しているので、配線の形成を短期間で低コストで実現するために、マスク作成が不要な電子線直接描画技術を使うことが望まれる。電子線直接描画技術を実用化するには、多量のデータを効率よく処理する技術と、電子線によるパターン描画時間を短縮する技術を開発しなければならない。データ処理では近接効果の補正が多量の計算時間を必要とするので、研究ではパターンの間隔に着目してサイズを分類し、それに応じて電子線のドーズ量を変える新しい手法を確立して、データ処理時間を短縮した。パターン描画においては、高感度レジスト、導電性レジスト、トルエンソーキング技術などを採用してレジスト・プロセスを構築し、精度の向上と描画時間の短縮を図った。表1にこの条件を示す。電子線直接描画を行うと、MOSデバイスは電子線照射によるダメージを受けることになる。ダメージを回復させるには、図5に示すように照射量を10μC/cm2以下に抑え、450℃の水素アニールを行えば、光リソグラフィ品と同程度の信頼性が得られることを明らかにした。これによって、数十万ゲート規模のLSIの電子線直接描画を可能にした。

　LSIの設計において、デバイスや配線技術を有効に活用し、CMOSとしての性能をフルに発揮させるには、レイアウト法、回路構成法、それにパッケージング技術の分野で、新しい枠組みの設定や技術開発が必要である。このため、レイアウト法では集積度を高くするセル構造を決め、多層配線を効率的に用いるレイアウトルールを設定した。回路面では、外付け部品を内蔵する回路や、CMOSで新たな課題となった電圧の異なる回路間の信号のやり取りを可能にする新しい入出力回路を考案した。また、CMOSにはバイポーラ構造が付随することに着目して、BiCMOS(bipolar CMOS)の基本回路を考案した。パッケージでは、プリント基板とプラスチック封止を組み合わせた、多ピンのP-PGA(plastic pin grid array)型のパッケージを開発して、多ピンパッケージに付随する電気的特性と価格の両方の問題を解決した。実際の論理LSIにこれ等の技術を適用することで、図6に示すように集積度が数千から数十万ゲート規模の最先端のLSI製品を実現した。

　将来の論理LSIの技術的なフィージビリティを調べるため、規模を最大限に拡張したものであるWSIに論理としてニューラルネットワークを搭載して、その実現と評価に取り組んだ。WSIを構成するためのベースとなるLSIの設定、欠陥回避策、冗長構成法を検討し、図7に示す構成を決定した。実際にWSIを製作することで、576個のニューロンまたは学習機能付きで288個のニューロンを搭載したもので、最大で75%のニューロンが動作するものを得た。検査によって得られた動作ニューロンのウェハ内分布データをもとに、歩留まりの特徴や歩留まりを支配する要因を解析して今後の課題を明らかにした。8枚のWSIでニューラルネットワークを構築して20GCPSの性能を出し、巡回セールスマンの問題を解いたり、株価予測やサイン照合を行うことが出来た。WSIの規模およびニューラルネットワークの性能としては、世界最高レベルを達成した。

図1 デバイスの断面構造

図2 ゲート長とリングオッシレータの遅延時間

図3 三層層間絶縁膜でのホットエレクトロン特性

図4 プラズマ・ダメージ・モニタ用のパターン構造

表1 電子線直接描画用のレジスト・プロセス条件

図5 ホットエレクトロン注入によるnMOSのVth変化

図6 加工寸法に対する集積度とピン数の推移

図7 ニューラルネットワークWSIの構成図

　本論文は配線カスタム化CMOSLSIに関するもので本文7章から成る。

　第1章は序論であって、著者が携わって来たLSI開発の歴史を展望しCMOSLSI(相補形MOS集積回路)の実現における問題点と、これを配線カスタム化するのに必要な技術的課題を挙げ、本論文の構成を概括している。

　第2章は「CMOSデバイスの研究」と題して、我が国でのCMOSLSI開発の最も早い時期に属する著者の研究成果を述べたもので、CMOS構成に必要なnチャネルエンハンスメントモードMOSトランジスタの実現、イオン打ち込みによるしきい値制御技術、ポリシリコンゲートならびにウェル形成技術など、現在CMOSの製造にあたって不可欠な要素技術のほとんど全てを一から開発した成果が述べられている。

　第3章は「多層配線構造とデバイス特性」に関する研究結果を述べている。配線をカスタム化した製品が重要になるに従い多層配線技術が必要になったことを述べ、まず配線がデバイス特性に影響を及ぼした初期の例としてチップ表面の帯電をあげて、この現象をモデルを立てて解析することにより実際の製造品質向上に有効な対策を樹立したことが述べられている。続いて、多層化に伴い層間絶縁膜の材質や形成法ならびに積層膜の構成法が、膜の帯電現象やホットエレクトロン効果に影響することを明らかにして、水分や水素含有量の少ない膜を使用しプラズマによる活性化を抑え、かつ下地に水分や水素の拡散に対する障壁となる層を設けることが有効であることを示した。さらにプラズマ等の荷電粒子を使った工程でゲート酸化膜に損傷が起き、耐圧の低下やラッチアップが起きることを明らかにして、モニタとして有効なアンテナ構造を提案してこれが世界的に広く用いられるようになったことを述べている。またコンタクトが微細寸法になるにつれ配線材に含まれるシリコンがコンタクト部に析出してコンタクト抵抗が上がることを指摘して実験によってその現象を解析し、バリヤメタル(障壁金属層)の採用によってそれが防がれることを示した。

　第4章は「電子線直接描画技術と照射損傷の研究」と題して、カスタムCMOSLSIの配線パターンを短期間、低コストで形成するため用いられる電子ビーム直接描画技術の実用化のための研究成果を、高感度レジストと導電性レジストの2層レジストの採用による高スループット化、描画データ処理における新方式導入によるターンアラウンドタイムの短縮などについて述べるとともに、電子線照射が引き起こすゲート酸化膜の損傷の、アニーリングによる回復の有効性の検討も示されている。

　第5章は「論理LSIへのCMOSデバイスの適用」と題して、カスタムLSIの設計においてCMOSデバイスや配線技術を有効に活用するためのレイアウト法、回路構成法ならびに実装技術の研究成果を述べている。すなわちレイアウトではセル方式の先駆となった設計法を実施し、また配線のカスタム化が容易なレイアウト規則を定めたこと、回路技術では、高抵抗を内臓させて今日の高抵抗ポリシリコン方式の先駆となったこと、ならびに、低振幅信号でMOSLSIを駆動するレベル変換回路や、多電源のもとでリーク電流を遮断できる多値出力回路、さらにBiCMOSの基本回路をも考案したことが述べられている。

　第6章は「ニューラルネットワークWSIの開発」と題し、ディジタル・ニューラルネットワークを搭載したウェーハスケール・インテグレーション(WSI)の開発の研究成果を述べている。これまでの章で開発の経緯を述べてきたカスタム化多層配線技術、電子線直接描画技術を採用したゲートアレー構造で、学習機能無しなら576ゲート、学習機能付きなら288個のニューロンが搭載できるWSIを試作して、欠陥回避方式や冗長方式が的確に働き最大75%のニューロンが有効に作動するWSIを実現したことが述べられ、今後のWSI開発の指針が示されている。

　第7章は結論で、上記の研究成果を要約し今後の展望を述べている。

　以上のように本論文は、CMOSLSIの揺藍期から現在に至るまで一貫して開発にあたって来た立場から、現在も重要である要素技術の先駆的な研究開発の成果を、学術的裏付けと共に述べており、特に配線をカスタム化した論理LSIの実用化に関して今日でも有益な指針を与えるものであって、電子工学上貢献するところが少なくない。

　よって本論文は博士(工学)の学位請求論文として合格と認められる。