1. 本論文の概要と目的

　電子デバイスの高機能化に向けては、CMOS LSI (Complementary Metal-Oxide- Semiconductor Large-Scale Integrated circuits)技術による電気処理部の小型化とMEMS(Micro Electro Mechanical Systems)技術による物理量-電気変換部の小型化、および両技術の融合が有効である。本研究では、基盤技術として新しい薄膜形成法であるSTP(Spin-coating film Transfer and hot Pressing)技術を確立し、その応用としてCMOS MEMS指紋センサを実現した。

　センサ素子を小型化すると、押圧などの力を電気量に変換するMEMS構造からの電気信号が微小になる。これに対応するために、MEMS構造の近傍にCMOS検出回路を一体的に形成して高感度化を図ることが要求される。すなわちセンシングという機能における融合が必要となる。小型化したセンサ素子をアレイ化すると面積が増大する。これに対応してセンサ素子を最密配置とするために、CMOS回路とMEMS構造を如何に融合させるかが大きな鍵となる。その解として積層することが考えられる。積層においては、CMOS LSIのMOSFET　(Field-Effect-Transistor)電気特性がMEMSプロセスによってダメージや影響を受けないように高信頼化を図ることが必要である。すなわちMEMS構造とCMOS回路の積層という構造における融合が必要となる。

　本研究の意義は、上記の高感度化・高信頼化・融合化の三つの課題に対して、基盤技術として、(i)MEMS構造をCMOS LSI上へ高信頼度に積層作製するために新しい成膜法であるSTP技術の装置化技術・プロセス技術・成膜制御技術を構築したこと、および応用技術として、(ii) MOSFETへダメージを与えないCMOS MEMS作製プロセスと、微小な静電容量変化を高感度に検出するためのセンシングスキームにより、CMOS MEMS指紋センサを実現したこと、にある。本研究の遂行により、CMOS回路とMEMS構造が構造的に、かつセンシングという機能においても融合化されていることを具現化した。これによりCMOS LSI技術とMEMS技術の融合を図り、CMOS MEMS技術による電子デバイスの高機能化に寄与した。

2. STP技術　−高信頼化・構造の融合化−

　CMOSとMEMSの構造における融合を実現するためには、MEMS構造の可動部分を中空のまま封止すること、10μm級の厚膜を形成できること、下地のCMOS LSIにダメージを与えないこと、が必要である。

　前述した成膜における課題を解決するためSTP技術を構築する。STP法とはフィルムを基材に用いて微細構造を有した基板に絶縁膜を貼り付ける成膜法である(図1)。本研究では、STP装置とSTPプロセスを新規に開発して各種成膜形状を実現した。STP装置においては、フィルムの可撓性に伴う成膜不良の問題を解決し、Si基板に転写形成された絶縁膜厚の均一性を向上させた。STPプロセスにおいては、真空中の加重と材料粘性に着目して粘性制御手法を提案し、適用先用途に応じて、埋め込み・平坦化と封止の成膜状態を制御することを可能にした。すなわち、高材料粘度・低加重とすることで封止が、低材料粘度・高加重とすることで埋め込み・平坦化が可能である。

　実際に凹凸パターンを備えたSiウェハに対してポリイミドを成膜した。高アスペクトの凹パターンへの埋め込み・平坦化(図2(a))、および凹パターンを中空にした状態で上部に成膜する封止(図2(b))を制御して実現した。さらに、粘性制御手法を用い、10μm級の厚膜も形成可能とした。

　STP法は、加熱・加重工程を備えているためCMOS LSI上に絶縁膜を形成した場合、MOSFETの電気特性が影響を受ける可能性がある。そこで、MOSFET直上にSTP技術により絶縁膜を形成し、MOSFETへホットキャリアを注入して通常使用時よりも大きな基板電流を流すことで劣化加速試験を行った。この結果、STPプロセスを経てもMOSFETは通常通り10年以上の寿命を確保していた。

　以上より、STP技術がMOSFETの信頼性を確保しつつCMOS LSI技術とMEMS技術を融合するのに有効であることを明らかにした。

3. CMOS MEMS指紋センサ　−高感度化・高信頼化・融合化−

　CMOS LSI技術およびMEMS技術によりセンサ素子の小型化を図り、12.8mm×11.2mmのセンサ領域に50μm角のピクセルを256×224=57,344個備えた圧力センサを実現した。指紋を備えた指先端は10mm角程度の面積を、また、指紋を形成する隆線は約200〜500μmの幅を有しているため、本センサのセンサ領域およびピクセルサイズにより、微細な凹凸である指紋を2次元的な圧力分布として十分な分解能で検出できる。

　作製したCMOS MEMS指紋センサの表面拡大図および各ピクセルの断面拡大図を図3に示す。センサは50μm角のピクセルがアレイ状に並べられている。各ピクセルは、支持電極で格子状に分割されており、0.5μmルールCMOS LSIの上にMEMS構造が積層されている。MEMS構造は、突起・封止膜・上部電極・中空・下部電極を備えている。上部電極と下部電極は金属から成り、上部電極は薄い板のため変形可能である。上部電極は支持電極を介して接地されている。封止膜は絶縁膜でできている。

　検出原理は以下の通りである。指がセンサ表面を押すと、指紋の隆線によって突起を介して上部電極が変形し、上部電極と下部電極間で形成されている静電容量が増加する。この静電容量変化を下地のCMOS回路で検出し、全ピクセルからの検出を統合することで一つの画像を形成する。指紋の隆線は谷線に比べて静電容量を大きく増加させるので指紋画像が取得できる。

　本センサにおいては、STP技術により封止膜を形成することで、中空を保ったままMEMS構造をCMOS回路の上に積層形成した。これにより、約5,700,000個のMOSFETからなるCMOS LSIの上に、約57,000個のMEMS中空構造を面内に高密度に集積化可能とした。

　CMOS MEMS指紋センサ作製プロセスにおいては、中空作製・中空封止・突起形成の各工程を実現すると共に、一連のプロセスとしてCMOS回路へのダメージを無くすことが必要である。このためのキープロセスとして、めっき法、犠牲膜エッチング法、STP技術を用いた。具体的な作製プロセスを以下に示す。まず、通常の3層配線0.5μmCMOS LSIプロセスによりセンサ回路を作製する。その後、金めっき法により下部電極、支持電極を形成する。さらに、有機絶縁材料から成る犠牲膜、エッチング孔を備えた上部電極を形成する。次に、エッチング孔からオゾンアッシャにより犠牲膜を除去して中空構造を形成する。その後、STP技術により1.5μm厚さのポリイミドを形成しエッチング孔を封止する。本工程において、封止膜はエッチング孔から中空構造内部に侵入せず、かつ、上部電極の撓みを妨げない程度の薄膜であることが要求される。最後に、感光性ポリイミドをスピン塗布し、パターニングを行うことで突起を形成する。以上の工程は、310℃以下の低温プロセス、高密度プラズマを用いない低ダメージプロセスとなっている。

　センシングスキームにおいては、指紋の隆線からの微小な力を電気信号に変換して増幅することが要求される。MEMS構造としては、力を容量変化に効率良く変換する突起構造の提案と、上部電極と下部電極からなる電極構造設計を行った。CMOS回路としては入力の寄生容量から変化分だけを抽出して増幅する入力範囲調整機構を実現した。これにより、ピクセル当たり1200μN程度の微小な機械的信号を電気信号に変換し、50fF程度の寄生容量の中から2fFの容量変化を検出してセンサ信号として出力することを可能とした。

　従来技術の静電容量式指紋センサでは困難であった乾燥指の画像取得(図4(a))も、CMOS MEMS指紋センサによればクリアに取得できることを明らかにした(図 4(b))。このように、CMOS MEMS指紋センサは、対向する上部・下部電極を備え指表面はもはや電極として働かないため、指の乾燥や湿めりによる表面状態や環境状態の影響を受けず、安定してクリアな指紋画像を取得できる。

　以上のように、STP技術によりCMOS回路上にMEMS構造を積層して構造における融合化と、指の乾湿に依らず約2fFの微小容量変化を高感度に検出してセンシング機能における融合化とを実現した。

4. まとめ

　本研究においては、電子デバイスの高機能化を目指し、信号処理機能に優れたCMOS LSI技術と信号変換機能に優れたMEMS技術によるセンサ素子の小型化・高密度化を検討した。そのための要素技術としてSTP技術を構築し、CMOS MEMS指紋センサに応用することでCMOS MEMS融合化の有効性を具現化し、指紋認証技術の汎用化に大きく貢献することを示した。本研究により確立した技術をキーとして、CMOS MEMS技術をはじめとする異種機能融合化技術が展開し、ユビキタス社会を推進する新規な電子デバイスの創出を先導する実証的な役割を果たすことを期待して、本研究のまとめとしたい。

図1　STP法の原理

図2 　成膜結果 (a)埋め込み・平坦化、(b)封止

図3 　(a) CMOS MEMS指紋センサ表面拡大図、

(b) ピクセルの断面拡大図

(a)

(b)

図4　 乾燥指の画像取得結果

(a)静電容量式指紋センサ、

(b) CMOS MEMS指紋センサ

(a)

(b)

　本論文は「Spin-Coating Film Transfer and Hot-Pressing Technology and Its Application to CMOS MEMS Fingerprint Sensor」と題し、フィルムを基材に用いた転写による新しい薄膜形成法であるSTP技術(Spin-coating film Transfer and hot-Pressing technology)と、そのCMOS MEMS (Complementary Metal-Oxide-Semiconductor MicroElectroMechanical Systems)指紋センサへの応用に関し述べられている。本論文は、基盤技術としてのSTP技術および、その応用技術としてのCMOS MEMS指紋センサを述べる2部9章から構成される。

　第1章は序論であり、電子デバイスの高機能化を目指して小型化を達成するにあたり、CMOS技術とMEMS技術を各々の特徴を生かして相補的に協働させて一体化することの必要性を述べている。そのためのアプローチとして高感度化・高信頼化・融合化というキーコンセプトを挙げ、高機能な電子デバイスの具体的な形態としてCMOS LSIの上にMEMS構造をアレイ状に積層形成したデバイスの有効性を論じている。

　第2章から第4章では、基盤技術としてのSTP技術について述べている。

　第2章では、STP技術による膜形成の原理を示し、対象とする微細凹凸パターンの平坦化・埋め込み、及び凹パターンの封止など、成膜形状の制御が重要であることを述べている。また、従来技術としての他の成膜方法やフィルムを用いたウェハプロセスとの差異が明確に説明されている。

　第3章では、STP技術の要素技術として装置化技術とプロセス技術を開発している。STP装置においては、フィルム上に形成された絶縁膜をウェハに転写するために、フィルム伸張機構、イコライジング機構、フィルム・ウェハ配置を新規に導入し、安定かつ均一な成膜を可能とした。プロセス技術においては、真空乾燥による粘性制御手法を提案して実験により示すとともに、粘性と成膜形状の依存性を解析により明らかにしている。

　第4章では、前章の要素技術を実際の凹凸パターンを備えたウェハに適用し、凹凸パターンの埋め込み・平坦化、および凹パターンの封止の成膜形状を制御可能であることを実証した。また、STP技術により10μm級の厚膜形成にも適用可能であることを示している。さらに、STPプロセスにおける加熱・加圧工程がCMOSトランジスタの電気特性にダメージを与えないことを示し、STP技術が信頼性を確保しつつMEMS構造をCMOS LSI上に積層形成するのに有効であることを確認している。

　第5章から第8章では、応用技術としてのCMOS MEMS指紋センサを述べている。

　第5章では、指紋センサの背景を述べるとともに、CMOS技術とMEMS技術を融合した高機能な電子デバイスの具現化としてCMOS MEMS指紋センサを提案している。本センサにおいては、指紋の隆線がセンサ表面を押すことによりMEMS構造内の可動対向電極間で形成されていた静電容量が増加し、この静電容量変化を下地のCMOS回路で検出する。

　第6章では、CMOS MEMS指紋センサにおける微小な容量変化を検出するためのセンシングスキームを提案している。CMOS MEMS指紋センサのように微小なピクセルにおいて力をセンシングするためのMEMS構造とCMOS回路を具体的に提案し、計算やシミュレーションによってセンサ高感度化のための設計法を確立している。

　第7章では、第2章から第4章のSTP技術と第6章のセンシングスキームを統合して、CMOS MEMS指紋センサを作製している。センサ作製プロセスにおいては、STP技術によりCMOS LSI上のMEMS中空構造を封止する封止膜を形成するとともに、低温かつCMOS LSIにダメージを与えないMEMS作製プロセスを確立している。これにより、約57,000個のピクセルと、その下部に形成された約5,700,000個のトランジスタを備えたCMOS LSIからなるCMOS MEMSデバイスを実現している。

　第8章では、作製したCMOS MEMS指紋センサの指紋画像取得性能と機械的・電気的信頼性について示している。また、本センサにおいて、微小な機械的信号を検出するためのセンシングスキームが効果的に機能していることを、評価と解析によって明らかにしている。

　第9章は結論であり、本論文の成果をまとめるとともに将来展望を述べている。

　以上、本論文では、基盤技術として、MEMS構造をCMOS LSI上へ高信頼度に積層作製するために新しい成膜法であるSTP技術の装置化技術・プロセス技術・成膜制御技術を構築している。さらに、応用技術としてCMOS MEMS指紋センサを提案し、STP技術を実際のデバイスに適用してその有効性を実証している。また、MOSFETへダメージを与えないCMOS MEMS作製プロセスと、微小な静電容量変化を高感度に検出するためのセンシングスキームにより、CMOS MEMS指紋センサを実現した。本研究の遂行により、CMOS回路とMEMS構造が構造的に、かつセンシングという機能においても融合化されていることを具現化している。これにより、CMOS LSI技術とMEMS技術の融合による高機能な電子デバイスの発展に貢献した。

　よって、本論文は博士(工学)の学位請求論文として合格と認められる。